- •В.В. Болгов, в.И. Енин, а.В. Смольянинов
- •Схемотехника
- •В.В. Болгов, в.И. Енин, а.В. Смольянинов Схемотехника
- •Схемотехника
- •Введение
- •После изучения дисциплины необходимо знать:
- •После изучения дисциплины необходимо уметь:
- •В.1. Роль и место курса “Схемотехника” в учебном процессе
- •В.2. Основные направления развития цифровых устройств
- •В.3. Самостоятельная работа студентов и контроль знаний
- •1 . Основы теории логических функций.
- •1.1. Логические функции
- •1.2. Основные законы и тождества алгебры логики
- •1.3. Формы представления логических функций
- •Совершенная дизъюнктивная нормальная форма
- •Совершенная конъюнктивная нормальная форма
- •Получение логических выражений скнф и сднф
- •1.4. Минимизация логических функций
- •Метод Квайна
- •Метод карт Вейча
- •1.5. Построение и анализ работы логических схем
- •1.6. Построение логических схем с несколькими выходами
- •1.7. Вопросы и задания для самоконтроля
- •2. Интегральные микросхемы
- •2.1. Технологии цифровых интегральных схем
- •2.2. Параметры интегральных микросхем
- •2.3. Логические элементы транзисторно-транзисторной логики
- •2.3.1. Входные каскады ттл микросхем
- •2.3.2. Типы выходных каскадов ттл цифровых элементов
- •Логический выход
- •Элементы с тремя состояниями
- •Выходные каскады с открытым эмиттером
- •Выход с открытым коллектором
- •Основные характеристики микросхем ттл серий
- •2.4. Логические элементы эмиттерно-связанной логики
- •2.5. Логические элементы на моп‑транзисторах
- •2.6. Кмоп микросхемы
- •2.6.1. Режим неиспользуемых входов
- •2.6.2. Преобразователи уровня
- •2.7. Простейшие интегральные микросхемы
- •2.8. Шинные формирователи и приемопередатчики
- •2.9. Вопросы и задания для самоконтроля
- •3. Устройства комбинационного типа
- •Двоичные шифраторы и дешифраторы
- •3.1.1. Разработка схемы шифратора и его работа
- •3.1.2. Приоритетный шифратор
- •3.1.3. Разработка схемы дешифратора и его работа
- •3.1.4. Преобразователи кодов
- •3.2. Мультиплексоры и демультиплексоры
- •3.2.1. Мультиплексоры
- •3.2.2. Демультиплексоры
- •3.2.3. Получение мультиплексоров и демультиплексоров на большое количество входов (выходов)
- •3.2.4. Универсальные логические модули
- •3.2.5. Совместная работа мультиплексора и демультиплексора
- •3.3. Сумматоры, алу и матричные умножители
- •3.3.1. Одноразрядный сумматор
- •3.3.2. Сумматор последовательного действия
- •3.3.3. Сумматор параллельного действия с последовательным переносом
- •3.3.4. Сумматор параллельного действия с параллельным переносом
- •3.3.5 Арифметико-логические устройства
- •3.3.6. Матричные умножители
- •3.4. Компараторы
- •3.5 Схемы контроля
- •3.6. Вопросы и задания для самоконтроля
- •4. Узлы последовательностного типа
- •4.1. Триггеры
- •4.1.1. Асинхронные триггеры
- •4.1.2. Асинхронный d-триггер
- •4.1.3. Синхронные триггеры
- •Синхронный rs-триггер
- •Синхронный d-триггер
- •Триггеров
- •4.1.4. Триггеры с двухступенчатым запоминанием информации
- •4.1.6. Счетный триггер
- •4.1.7. Динамические триггеры
- •4.1.8. Установка начального значения триггера
- •4.1.9. Триггеры Шмидта
- •4.2. Регистры
- •4.2.1. Параллельный регистр
- •4.2.2. Последовательные (сдвигающие) регистры
- •4.2.3. Взаимное преобразование числа из последовательного кода в параллельный
- •4.3. Счётчики
- •4.3.1. Суммирующие счетчики
- •4.3.2. Вычитающие счетчики
- •4.3.3. Реверсивные двоичные счетчики
- •4.3.4. Кольцевые счетчики
- •4.3.5. Условное обозначение счетчиков
- •4.3.6. Быстродействие счетчиков
- •4.3.7. Программирование счетчиков
- •4.4. Вопросы и задания для самоконтроля
- •5. Аналого-цифровые и цифро-аналоговые преобразователи
- •5.1. Аналого-цифровые преобразователи
- •5.1.1. Принцип аналого-цифрового преобразования
- •5.1.2. Ацп с промежуточным преобразованием во временной интервал
- •5.1.3. Аналого-цифровой преобразователь с обратной связью
- •5.1.4 Аналого-цифровой преобразователь следящего типа
- •5.1.5. Параллельный ацп
- •5.1.6. Интегрирующие ацп
- •5.1.7. Ацп последовательных приближений
- •5.2. Цифро-аналоговые преобразователи
- •5.3. Преобразователи интервалов времени
- •5.4. Вопросы для самоконтроля
- •6. Устройства хранения информации
- •6.1. Основные характеристики запоминающих устройств
- •6.2. Оперативные запоминающие устройства
- •6.2.1. Статические озу
- •6.2.2. Динамические озу Принцип действия динамических озу
- •Схемные особенности динамических озу
- •6.3. Постоянные запоминающие устройства
- •Масочные пзу
- •Программируемые пзу
- •6.4. Перепрограммируемые запоминающие устройства
- •Флэш-память
- •6.5. Вопросы для самоконтроля
- •7. Селекторы импульсных сигналов
- •7.1. Амплитудные селекторы
- •7.1.1. Селектор максимального уровня
- •7.1.2. Селектор минимального уровня
- •7.2. Временные селекторы
- •7.3 Селекторы импульсов по длительности
- •7.3.1. Селекторы максимальной длительности
- •7.3.2. Селекторы минимальной длительности
- •7.4 Элементы задержки и формирователи импульсов
- •7.5. Вопросы для самоконтроля
- •8. Средства отображения информации
- •8.1. Газоразрядные цифровые индикаторы
- •8.2. Знакосинтезирующие индикаторы
- •8.3. Вакуумные люминесцентные индикаторы
- •8.4. Вакуумные накаливаемые индикаторы
- •8.5. Полупроводниковые семисегментные индикаторы
- •8.6. Жидкокристаллические индикаторы (жки)
- •8.7. Матричные индикаторы
- •8.8. Подключение индикаторов к эвм
- •8.9. Вопросы и задания для самоконтроля
- •9. Автоматы
- •9.1. Автомат в системе управления
- •9.2. Структурный автомат
- •9.3. Аппаратная реализация автоматов
- •9.4. Вопросы и задания для самоконтроля
- •Заключение
- •Б иблиографический список
- •ПриложенИя
- •Приложение 1. Обозначения цифровых микросхем
- •Приложение 2. Условные графические обозначения элементов цифровой техники
- •Оглавление
4.2.1. Параллельный регистр
В параллельном регистре цифры всех разрядов подаются на входы триггеров одновременно и их запись происходит при поступлении одного управляющего импульса на входы С всех триггеров, что обеспечивается объединением этих входов в один.
Н
Рис.4.18. Параллельные регистры
На D-триггеры подаются только прямые значения сигналов, цифра старшего разряда (единица) поступает соответственно на вход триггера старшего разряда (на рисунке триггеры разрядов условно располагаются сверху вниз), перед подачей информации на JK-триггеры однофазный сигнал преобразуется в парафазный.
Регистр на RS-триггерах строится так же, как и на JK-триггерах. Запись числа происходит за один такт по команде сигнала (импульса) на входе С.
Из статических регистров составляются блоки регистровой памяти – регистровые файлы, которые представляют собой группу регистров. Информационные входы регистров соединены параллельно. Содержимое регистров поступает на вход мультиплексора, имеющего адресные входы чтения регистров. Сигнал записи (синхронизации) поступает на каждый регистр с дешифратора адресов записи. Это позволяют независимо и одновременно записывать одно слово в регистр и читать другое слово из регистра.
4.2.2. Последовательные (сдвигающие) регистры
Последовательные (сдвигающие) регистры представляют собой цепочку триггеров, связанных цепями переноса.
В последовательном регистре цифры разрядов поступают на его вход последовательно (по очереди), и каждая последующая цифра продвигает записанное в регистр число в сторону, противоположную входу. Для этого триггеры регистра соединяются так, чтобы выход (выходы) предыдущего триггера соединялись с информационным входом (входами) следующего триггера (рис. 4.19). Как и в параллельном регистре, цифры разрядов подаются либо однофазным сигналом, либо парафазным в зависимости от используемых триггеров.
Е
Рис.4.19. Схема регистра сдвига вправо
Как следует из рассматриваемых таблицы и временной диаграммы, младшая цифра числа 0, поданная первой, последовательно проходит через триггеры всех разрядов и после третьего такта записи окажется в крайнем правом триггере. Для записи цифр всех разрядов числа потребовалось три такта записи – столько, сколько цифр надо записать. Синхронная работа триггеров обеспечивается объединением синхронизирующих входов С отдельных триггеров и подачей на них одного для всех управляющего сигнала.
Запись числа
в регистр рис. 4. 19 Таблица 4.8
цифра |
входы |
выходы |
||
0 1 1 |
S R исход. сост. 0 1 1 0 1 0 |
0 0 1 1 |
0 0 0 1 |
0 0 0 0 |
Рис.4.20. Временная диаграмма
записи числа в регистр рис. 4.19
Таким образом, в регистре производится сдвиг записываемых чисел вправо.
Д
Рис.4.21. Схема регистра сдвига влево
Работа регистра описана в таблице 4.9 и проиллюстрирована на временной диаграмме (рис. 4.22.) На диаграмме видно, что с каждым импульсом на входе С (с каждым тактом) записанные в триггерах цифры продвигаются на один разряд влево и по окончании записи поданная первой цифра оказалась в противоположном от входа триггере. Таким образом, в регистре производится сдвиг записываемых чисел влево.
Запись числа
в регистр рис. 4.21 Таблица 4.9
выходы |
входы |
цифра |
||
Q1
0 0 0 1 |
Q2
0 0 1 1 |
Q3
0 1 1 0 |
S R исход. сост. 1 0 1 0 0 1 |
1 1 0 |
Рис.4.22. Временная диаграмма записи
числа в регистр рис. 4.21
Если на вход последовательного регистра, в который ранее было записано число, постоянно подавать ноль (записывать в него цифру 0), то с каждым тактом (импульсом на входе С) в него будет вводиться уровень нуля; ранее хранившееся в нем число будет передвигаться по регистру, при этом крайняя от входа цифра будет из него выдвигаться. Таким образом, n-разрядный регистр после n тактов будет содержать одни нули (очистится).
Так как при этом происходит сдвиг хранившегося в регистре числа, то рассматриваемый регистр носит название сдвигающего.
Сдвиг числа вправо Таблица 4.10
цифра |
входы |
выходы |
||
0 0 0 |
S R исход. сост. 0 1 0 1 0 1 |
1 0 0 0 |
1 1 0 0 |
0 1 1 0 |
Рис.4.23. Временная диаграмма сдвига
числа в регистре вправо
Работа сдвигающего вправо регистра с одновременной записью 0 во вдвигаемый разряд, описывается таблицей 4.10. Цифры хранившегося в регистре числа выходят из него в той же последовательности, как и вводились (сравните таблицы 4.8 и 4.10). По окончании полного цикла работы (n тактов) сдвигающего (n-разрядного) регистра все ранее записанные в него цифры окажутся выведенными из регистра, и во всех его разрядах будут записаны нули. Временная диаграмма (рис.4.23) иллюстрирует работу этого регистра. Если вдвигаемые и выдвигаемые разряды равны 0, каждый сдвиг вправо эквивалентен умножению содержащегося в регистре числа на два.
Работа сдвигающего влево регистра с записью 0 во вдвигаемый разряд происходит аналогично. Разница лишь в направлении перемещения записанных ранее в регистр цифр (таблица 4.11 и рис. 4.24).
Сдвиг числа
в
Рис.4.24. Временная диаграмма сдвига
числа в регистре влево
выходы |
входы |
цифра |
||
Q1
1 1 0 0 |
Q2
1 0 0 0 |
Q3
0 0 0 0 |
S R исход. сост. 0 1 0 1 0 1 |
0 0 0 |
Н
Рис.4.25. Условное
обозначение регистра
При построении последовательного регистра на D-триггерах с входом D следующего триггера соединяется прямой выход предыдущего триггера, инверсный же выход не используется. Регистр работает так же, как и на RS-триггерах.
Схемы и работа последовательных регистров на JK-триггерах ничем не отличаются от регистров на RS-триггерах.
Если попытаться построить последовательный регистр на синхронных одноступенчатых триггерах, то после первого же импульса, поступившего на вход С, все последовательно соединенные триггеры регистра окажутся открытыми, уровни логических сигналов с информационного входа первого триггера регистра пройдут по всем триггерам, и все триггеры окажутся в одном состоянии.
Параллельные регистры можно строить на любых синхронных триггерах с информационными входами (одноступенчатых, двухступенчатых и динамических RS-, JK- и D-триггерах). Для построения последовательных (сдвигающих) регистров можно использовать только динамические триггеры и двухступенчатые триггеры, в которых информация при записи сначала записывается "внутрь" триггера, где задерживается на время, пока сигнал на входе С не перейдет в нулевой уровень.