3.3.4. Сумматор параллельного действия с параллельным переносом

Сумматоры с параллельным переносом разработаны для получения максимального быстродействия. Они не имеют последовательного распространения переноса вдоль разрядной сетки. Ускорить процесс суммирования можно, если передавать перенос не через одноразрядные сумматоры, а применить специальную схему ускоренных переносов. Сигналы переноса для каждого разряда формируются специальными схемами, на входы которых поступают переменные, необходимые для его выработки. При этом для реализации параллельного переноса необходимо доработать схему одноразрядного сумматора для генерации двух вспомогательных функций: генерации переноса и распространения переноса (прозрачности) (рис.3.22).

Функция генерации переноса . равна единице, если перенос на выходе данного разряда происходит из-за комбинации значений входных переменных x_i и y_i .

Рис. 3.22. Одноразрядный сумматор с ускоренным переносом

Функция распространения пере­носа (прозрачности) равна единице, если перенос на выходе данного разряда появля­ется только при наличии вход­ного переноса. Этот сигнал раз­решает прохождение входного переноса на выход сумматора. Функция выхода одноразрядного сумматора в этом случае равна , а функция переноса равна .

Тогда для сигналов переноса при параллельном включении четырех одноразрядных сумматоров можно записать:

,

На основании последнего выражения для можно сразу вычислить выходной перенос четырехразрядного сумматора. В микросхемах это вычисление выходного переноса осуществляется двухуровневой логикой, которая называется схемой ускоренного переноса. Устройство микросхемы четырехразрядного двоичного полного сумматора с ускоренным переносом представлено на рисунке 3.23.

Рис. 3.23. Сумматор со схемой ускоренного переноса

Схема ускоренного переноса часто изготавливается в виде отдельной микросхемы для работы с арифметико-логическими устройствами (АЛУ).

При большом числе разрядов сумматора, они объединяются в группы, внутри которых перенос сквозной (параллельный), а между группами он может быть как параллельный, так и последовательный.

3.3.5 Арифметико-логические устройства

Арифметико-логические устройства служат для выполнения арифметических и логических операций над двоичными цифрами. Основой АЛУ является сумматор, возможности которого расширены логикой, выполняемой над операндами. Возможности образующих АЛУ устройств задаются кодами операций, на основании которых переключаются образующие АЛУ логические устройства, настраивая его на выполнение требуемых операций.

Основным узлом АЛУ является четырехразрядный блок, что позволяет наращивать разрядность АЛУ, объединяя несколько базовых блоков.

А

Рис.3.24 АЛУ

ЛУ имеет (рис. 3.24) входы операндов (соответственно операнд А и операнд В), вход переноса из младшего разряда С_i, входы задания операций S, вход выбора типа операции М, определяющий задание только логических операций или арифметико-логических. На выходах F вырабатывается значение результата выполненной операции, на выходе С₀ появляется перенос в старший разряд, на выходе А=В появляется результат сравнения операндов (при равенстве на этом выходе будет уровень 1, при неравенстве – уровень 0). Выходы G и Р называются соответственно выходами функций генерации переноса и прозрачности и используются для организации параллельных (ускоренных) переносов между блоками АЛУ при выполнении много разрядных операций. Перечень операций, выполняемых АЛУ, приведен в таблице 3.14.

Операции, выполняемые АЛУ Таблица 3.14

Коды операции S	Логические функции (М=1)	Арифметико-логические функции (М=0)
0000
0001
0010
0011	0000	1111+Ci
0100
0101
0110
0111
1000
1001
1010	B
1011	AB
1100	1111	A+A+Ci
1101
1110
1111

Шестнадцать логических операций позволяют выполнить все функции двух переменных. Логические операции выполняются в слове операнда поразрядно, то есть операция выполняется последовательно с цифрами отдельных разрядов независимо от цифр других разрядов.

Очередность выполнения логических операций следующая: сначала выполняются простые (инвертирования, логического суммирования или умножения), потом более сложные операции (инвертирование результата выполнения простой операции). Если в выражение операции входят арифметические и логические операции (логико-арифметические операции), то вначале выполняются логические операции, а потом над полученным результатом производится арифметическая операция. Например, в операции вначале инвертируются поразрядно цифры операнда В, потом выполняются операции логического суммирования и умножения, и только потом находится арифметическая сумма результата двух предыдущих логических операций, к которой добавляется перенос из младшего разряда.

П ри операции над большими словами четырехразрядные АЛУ соединяются в блоки требуемой разрядности. При этом переносы могут выполняться либо последовательно между блоками (рис. 3.25 ), что существенно затягивает время выполнения операции, либо параллельно (рис. 3.26). В последнем случае используются микросхемы блоков ускоренного переноса (CRU), для организации ускоренного переноса, в которых используются функции генерации и прозрачности отдельных блоков АЛУ.

Р

Рис.3.25 Схема последовательного соединения блоков АЛУ

ис. 3.26 Схема соединения АЛУ с блоком ускоренного переноса

АЛУ можно использовать для получения сигналов для сравнения слов (выход А=В). При сравнении слов разрядности большей, чем содержит один блок АЛУ, блоки соединяют, как показано на рис. 3.27. Так как выход сравнения АЛУ открытый, то результат равенства слов получается объединением выхода сравнения по схеме монтажного ИЛИ.

Для получения сигналов о соотношениях неравных сигналов можно использовать сигналы переноса с выхода последнего блока АЛУ в режиме вычитания (входной перенос равен нулю): если A>B или А=В, то выходной перенос отсутствует ( =1). Если же А<В, то будет выходной перенос ( =0). Это можно использовать для получения информации о неравенстве операндов (рис. 3.27).

Р ис.3.27 Схема соединения АЛУ с блоком ускоренного переноса