- •В.В. Болгов, в.И. Енин, а.В. Смольянинов
- •Схемотехника
- •В.В. Болгов, в.И. Енин, а.В. Смольянинов Схемотехника
- •Схемотехника
- •Введение
- •После изучения дисциплины необходимо знать:
- •После изучения дисциплины необходимо уметь:
- •В.1. Роль и место курса “Схемотехника” в учебном процессе
- •В.2. Основные направления развития цифровых устройств
- •В.3. Самостоятельная работа студентов и контроль знаний
- •1 . Основы теории логических функций.
- •1.1. Логические функции
- •1.2. Основные законы и тождества алгебры логики
- •1.3. Формы представления логических функций
- •Совершенная дизъюнктивная нормальная форма
- •Совершенная конъюнктивная нормальная форма
- •Получение логических выражений скнф и сднф
- •1.4. Минимизация логических функций
- •Метод Квайна
- •Метод карт Вейча
- •1.5. Построение и анализ работы логических схем
- •1.6. Построение логических схем с несколькими выходами
- •1.7. Вопросы и задания для самоконтроля
- •2. Интегральные микросхемы
- •2.1. Технологии цифровых интегральных схем
- •2.2. Параметры интегральных микросхем
- •2.3. Логические элементы транзисторно-транзисторной логики
- •2.3.1. Входные каскады ттл микросхем
- •2.3.2. Типы выходных каскадов ттл цифровых элементов
- •Логический выход
- •Элементы с тремя состояниями
- •Выходные каскады с открытым эмиттером
- •Выход с открытым коллектором
- •Основные характеристики микросхем ттл серий
- •2.4. Логические элементы эмиттерно-связанной логики
- •2.5. Логические элементы на моп‑транзисторах
- •2.6. Кмоп микросхемы
- •2.6.1. Режим неиспользуемых входов
- •2.6.2. Преобразователи уровня
- •2.7. Простейшие интегральные микросхемы
- •2.8. Шинные формирователи и приемопередатчики
- •2.9. Вопросы и задания для самоконтроля
- •3. Устройства комбинационного типа
- •Двоичные шифраторы и дешифраторы
- •3.1.1. Разработка схемы шифратора и его работа
- •3.1.2. Приоритетный шифратор
- •3.1.3. Разработка схемы дешифратора и его работа
- •3.1.4. Преобразователи кодов
- •3.2. Мультиплексоры и демультиплексоры
- •3.2.1. Мультиплексоры
- •3.2.2. Демультиплексоры
- •3.2.3. Получение мультиплексоров и демультиплексоров на большое количество входов (выходов)
- •3.2.4. Универсальные логические модули
- •3.2.5. Совместная работа мультиплексора и демультиплексора
- •3.3. Сумматоры, алу и матричные умножители
- •3.3.1. Одноразрядный сумматор
- •3.3.2. Сумматор последовательного действия
- •3.3.3. Сумматор параллельного действия с последовательным переносом
- •3.3.4. Сумматор параллельного действия с параллельным переносом
- •3.3.5 Арифметико-логические устройства
- •3.3.6. Матричные умножители
- •3.4. Компараторы
- •3.5 Схемы контроля
- •3.6. Вопросы и задания для самоконтроля
- •4. Узлы последовательностного типа
- •4.1. Триггеры
- •4.1.1. Асинхронные триггеры
- •4.1.2. Асинхронный d-триггер
- •4.1.3. Синхронные триггеры
- •Синхронный rs-триггер
- •Синхронный d-триггер
- •Триггеров
- •4.1.4. Триггеры с двухступенчатым запоминанием информации
- •4.1.6. Счетный триггер
- •4.1.7. Динамические триггеры
- •4.1.8. Установка начального значения триггера
- •4.1.9. Триггеры Шмидта
- •4.2. Регистры
- •4.2.1. Параллельный регистр
- •4.2.2. Последовательные (сдвигающие) регистры
- •4.2.3. Взаимное преобразование числа из последовательного кода в параллельный
- •4.3. Счётчики
- •4.3.1. Суммирующие счетчики
- •4.3.2. Вычитающие счетчики
- •4.3.3. Реверсивные двоичные счетчики
- •4.3.4. Кольцевые счетчики
- •4.3.5. Условное обозначение счетчиков
- •4.3.6. Быстродействие счетчиков
- •4.3.7. Программирование счетчиков
- •4.4. Вопросы и задания для самоконтроля
- •5. Аналого-цифровые и цифро-аналоговые преобразователи
- •5.1. Аналого-цифровые преобразователи
- •5.1.1. Принцип аналого-цифрового преобразования
- •5.1.2. Ацп с промежуточным преобразованием во временной интервал
- •5.1.3. Аналого-цифровой преобразователь с обратной связью
- •5.1.4 Аналого-цифровой преобразователь следящего типа
- •5.1.5. Параллельный ацп
- •5.1.6. Интегрирующие ацп
- •5.1.7. Ацп последовательных приближений
- •5.2. Цифро-аналоговые преобразователи
- •5.3. Преобразователи интервалов времени
- •5.4. Вопросы для самоконтроля
- •6. Устройства хранения информации
- •6.1. Основные характеристики запоминающих устройств
- •6.2. Оперативные запоминающие устройства
- •6.2.1. Статические озу
- •6.2.2. Динамические озу Принцип действия динамических озу
- •Схемные особенности динамических озу
- •6.3. Постоянные запоминающие устройства
- •Масочные пзу
- •Программируемые пзу
- •6.4. Перепрограммируемые запоминающие устройства
- •Флэш-память
- •6.5. Вопросы для самоконтроля
- •7. Селекторы импульсных сигналов
- •7.1. Амплитудные селекторы
- •7.1.1. Селектор максимального уровня
- •7.1.2. Селектор минимального уровня
- •7.2. Временные селекторы
- •7.3 Селекторы импульсов по длительности
- •7.3.1. Селекторы максимальной длительности
- •7.3.2. Селекторы минимальной длительности
- •7.4 Элементы задержки и формирователи импульсов
- •7.5. Вопросы для самоконтроля
- •8. Средства отображения информации
- •8.1. Газоразрядные цифровые индикаторы
- •8.2. Знакосинтезирующие индикаторы
- •8.3. Вакуумные люминесцентные индикаторы
- •8.4. Вакуумные накаливаемые индикаторы
- •8.5. Полупроводниковые семисегментные индикаторы
- •8.6. Жидкокристаллические индикаторы (жки)
- •8.7. Матричные индикаторы
- •8.8. Подключение индикаторов к эвм
- •8.9. Вопросы и задания для самоконтроля
- •9. Автоматы
- •9.1. Автомат в системе управления
- •9.2. Структурный автомат
- •9.3. Аппаратная реализация автоматов
- •9.4. Вопросы и задания для самоконтроля
- •Заключение
- •Б иблиографический список
- •ПриложенИя
- •Приложение 1. Обозначения цифровых микросхем
- •Приложение 2. Условные графические обозначения элементов цифровой техники
- •Оглавление
4.1.1. Асинхронные триггеры
Построим устройство, работа которого описывается таблицей 4.1. Когда на входах S и R уровень логического нуля, устройство хранит предыдущее состояние (выход Q остается в прежнем состоянии Q, а выход в состоянии ). Комбинация входных сигналов S=1 и R=0 установит триггер в состояние Q=1, а S=0, R=1 переведет его в нулевое состояние (Q=0).
Задание работы асинхронного
RS-триггера Таблица 4.1
Входы |
Выходы |
||
S |
R |
Q |
|
0 1 0 |
0 0 1 |
1 0 |
0 1 |
На выходе Q должно либо сохраняться предыдущее состояние Q, либо оно должно совпасть со значением переменной на входе S (Q=1 при S=1 и Q=0 при S=0), что можно записать Q=Q+S.
Аналогично на выходе либо сохранится предыдущий уровень, либо установится состояние, совпадающее с R: = +R.
Таким образом, получается система уравнений:
(4.1)
Для построения устройства надо взять два двухвходовых логических элемента ИЛИ, на выходах которых формируются соответственно уровни Q и . На входы следует подать логические сигналы в соответствии с уравнениями системы (4.1).
Управляющий сигнал S следует подать на вход того элемента, на выходе которого формируется прямой выход Q, а сигнал R – на элемент, формирующий инверсный выход триггера .
Так как выходы устройства между собой связаны инверсией в соответствии с табл.4.1, то на второй вход каждого элемента ИЛИ подают инвертированные сигналы с выхода другого элемента ИЛИ (рис.4.1а).
Т ак на второй вход элемента ИЛИ, формирующего уровень прямого выхода Q, надо подать инверсию сигнала с инверсного выхода (Q= ) и, соответственно, на элемент ИЛИ, формирующий инверсный уровень , – инверсию с прямого выхода Q, (рис. 4.1,а).
Элементы ИЛИ и НЕ можно заменить одним элементом ИЛИ-НЕ (рис. 4.1,б).
Д
а б
Рис.4.1. RS-триггер с прямыми
входами
Для определенности можно задаться уровнем сигнала на инверсном выходе , например, уровнем 1. Тогда на другой вход нижнего по схеме элемента ИЛИ-НЕ (схема на рис. 4.1,б) поступает уровень 0 с прямого выхода триггера, что вместе с уровнем 0 на входе S определяет и значение 1 на инверсном выходе триггера ( =1). На второй вход верхнего элемента ИЛИ-НЕ поступает значение 1 с инверсного выхода , что независимо от уровня сигнала на входе R определяет уровень 0 на прямом выходе Q ( =0).
Аналогично рассуждая, можно показать, что если триггер находится в единичном состоянии (Q=1), то он и останется в этом состоянии. (На выходе нижнего элемента ИЛИ-НЕ уровень =0, на выходе верхнего – =1). Таким образом, синтезированное устройство имеет два устойчивых состояния и сохраняет их, если на информационные входы поданы уровни логического нуля.
Если подать на S уровень 1, а на R уровень 0, то устройство перейдет в единичное состояние, если оно было в нулевом состоянии ( = = =0, Q= = =1), или сохранит его, если оно его имело перед поступлением управляющих сигналов ( = = =0, Q= = =1). Точно так же можно показать, что при поступлении сигналов S=0, R=1 устройство либо останется в нулевом состоянии, либо перейдет в него, в зависимости от состояния, которое оно перед этим имело.
Построенное устройство обладает всеми свойствами триггера и оно работает так, как задано таблицей 4.1.
Входы |
Выходы |
||
S |
R |
Q |
|
0 1 0 1 |
0 0 1 1 |
Q 1 0 * |
0 1 * |
Входы |
Выходы |
||
|
|
Q |
|
1 0 1 0 |
1 1 0 0 |
Q 1 0 * |
0 1 * |
Работа асинхронного Работа асинхронного
RS-триггера Таблица 4.2 RS –триггера Таблица 4.3
недопустимо. Полная таблица работы асинхронного RS-триггера на элементах ИЛИ-НЕ приведена в таблице 4.2. Недопустимое состояние показано в ней звездочкой *.
Для построения триггера на элементах И-НЕ надо каждое уравнение полученной ранее системы преобразовать по правилу де Моргана:
(4.2)
Инвертируя обе части каждого уравнения системы (4.2), получим:
(4.3)
П
а б
Рис.4.2. RS-триггер с
инверсными входами
Для элементов И (И-НЕ) наличие хотя бы на одном входе уровня логического нуля однозначно определяет значение выходного сигнала независимо от уровней сигналов на других входах. Такой уровень называется активным. Аналогично, для элемента ИЛИ (ИЛИ-НЕ) значение выходного сигнала определяется уровнем 1, поданным хотя бы на один его вход, независимо от сигналов на других входах.
Для элементов ИЛИ (ИЛИ-НЕ) активный уровень 1, для И (И-НЕ) активный уровень 0.
Поступление активного уровня на информационные входы S и R одновременно приводит к потере записанной ранее в триггере информации (после прекращения действия управляющих сигналов предсказать состояние выходов триггера нельзя), поэтому
для RS-триггеров нельзя подавать активные сигналы на входы S и R одновременно. Это является их основным недостатком
Триггер на элементах ИЛИ-НЕ называют асинхронным RS-триггером с прямыми входами, а на элементах И-НЕ – асинхронным RS-триггером с инверсными входами. На рис. 4.3,а приведено условное обозначение асинхронного RS-триггера с прямыми входами, на рис. 4.3,б – асинхронного RS-триггера с инверсными входами.
а б
Рис.4.3. Условное обозначение асинхронного
RS-триггера