4.1.5. Вычисление относительных значении управляемости

В подразделе 4.1.4 обсуждалось использование относительных значений управляемости для выбора «самых легких» и «самых сложных» решений, обеспечивающих требуемые состояния в уз­лах схемы. Значения управляемости могут быть вычислены с по­мощью либо системы CAMELOT, либо следующей простой и эф­фективной процедуры.

Шаг 1. Установить для каждого узла-соединения схемы начальный вес IW, равный коэффициенту разветвления минус еди­ница, т. е.

IW (каждого узла) = число вентилей - 1.

Шаг 2. Для каждого элемента схемы с установленными ве­сами входных узлов вычислять вес выходного узла как IW (вы­ходного узла) + сумма (весов входных узлов).

Шаг 3. Выполнять шаг 2 до тех пор, пока не будут вычисле­ны значения весов всех узлов. Узел с самым высоким весом име­ет наиболее сложные условия управляемости.

Проиллюстрируем применение этой процедуры к схеме, пред­ставленной на рис. 4.2:

Узел	Шаг 1 Начальный вес	Шаг 2/3 Итоговый вес
А В С G1.3 G2.3 G3.3 G4.3 G5.3(Z)	2 1 0 0 0 0 0 0	2 1 0 3 3 2 5 8

Отметим, что важное значение имеет порядок вычисления итоговых весов узлов схемы. Одним из путей, обеспечивающих правильную последовательность вычисления, является использо­вание правила нумерации узлов схемы (TNC). Присвоение но­мера TNC, начиная с 1, с последующим увеличением номера на 1, осуществляется для каждого узла схемы, включая первичные входы. Выход элемента схемы может быть пронумерован только тогда, когда присвоены номера всем его входам. В этом случае номер TNC выходного узла будет более высоким, чем у любого из его входов. Затем последовательность вычисления веса узлов определяется соответствующим порядковым номером TNC узла схемы. Например, применяя правило нумерации узлов схемы на рис. 4.2, получаем следующий результат:

Группа	Узел	Номер
1	А В С	1 2 3
2	G 1.3 G2.3 G 3.3	4 5 6
3	G 4.3	7
4	G 5.3	8

Внутри, каждой группы узлов TNC номер присваивается произ­вольно, однако необходимо перенумеровать все узлы группы прежде, чем будут присвоены номера для узлов последующей группы.

4.2. Процедура podem

Основу алгоритма PODEM составляет процедура генерации теста для заданной неисправности путем последовательного оп­ределения логических состояний целевых узлов схемы для одно­го узла в каждый момент времени, и, таким образом, получения конечного результата за минимальное время. В основе механиз­ма PODEM лежит метод обратной транспортировки логического состояния выхода элемента на один из его входов с неопределен­ным логическим состоянием. Когда вход элемента является пер­вичным, то логическое состояние целевого узла будет обеспечи­ваться соответствующим значением сигнала на первичном входе. Этот процесс называется ПВх-определением, выполнение которо­го позволяет перейти к процедуре пятизначного (О, 1, X, D, D) моделирования с нулевой задержкой для оценки полноты ПВх-определения. Полученное ПВх-опрсделение может или не может обеспечить выполнение условий обнаружения неисправности. Ес­ли условия выполняются, то процедура завершается. В против­ном случае осуществляется возврат в точку, определенную самой отдаленной границей распространения D или D, и выполняется следующая попытка обеспечить условия тестирования путем ак­тивизации узлов схемы, основанной на содействии процессу транспортировки неисправности на выход схемы (этот процесс назы­вается D-проходом). Указанные возвраты продолжаются в про­цедуре PODEM до тех пор, пока не будет найден тест или не будет установлено, что тест не существует. Эта особенность про­цедуры, которая характеризует ее как алгоритм, будет продемон­стрирована на одном из приведенных далее примеров.

Перейдем теперь к представлению детальных механизмов про­цедуры PODEM на конкретных примерах ее применения к ло­гической вентильной схеме полного одноразрядного сумматора серии SN7480, показанной на рис.4.6. Заметим, что, как и прежде, номера выводов вентилей в схеме поставлены произвольно.

Вход вентиля	CY	Вход вентиля	CY	Вход вентиля	CY
G 1.1 G 1.2	1,000 1,000	G 6.1 G 6.2	0,697 0,955	G 11.1 G 11.2	0,955 0,955
G 2.1 G 2.2	1,000 1,000	G 7.1 G 7.2	0,697 1,000	G 12.1 G 12.2 G 12.3	0,882 0,882 0,676
G 3.1 G 3.2 G 3.13	1,000 1,000 1,000	G 8.1 G 8.2 G 8.13	0,955 1,000 0,955	G 13.1 G 13.2 G 13.4	0,605 0,605 0,853
G 4.1 G 4.2 G 4.13	1,000 1,000 1,000	G 9.1 G 9.2 G 10.1	1,000 0,955 1,000	G 13.5 G 14.1	0,829 0,671
G 5.1 G 5.2	0,955 0,697	G 10.2	0,955

Рис. 4.6. Схема полного одноразрядного сумматора серии SN7480

На рис. 4.7 представлена блок-схема алгоритма PODEM верхнего уровня описания.

Рис.4.7. Блок-схема алгоритма PODEM