3.3. Метод сканирования, чувствительного к уровню тактового сигнала

Рис. 3.7. Сдвигово-регистровый триггер-защелка, управляемый уровнем тактового сигнала

Существуют две основные особенности, характеризующие прин­цип проектирования схем на основе метода сканирования, чувст­вительного к уровню тактового сигнала (метод LSSD). Первая заключается в том, что состояния схемы изменяются под управ­лением уровня тактового сигнала, а не его фронта. Кроме того, установившееся состояние выхода как реакция на изменения зна­чений состояний первичных входов не зависит от разброса задер­жек сигналов при распространении их через элементы схемы и ее внутренние соединения. Выходная реакция схемы не зависит также от порядка переключения входных переменных в случае од­новременного изменения нескольких переменных. Это свойство «чувствительности к уровню» заложено с целью уменьшения за­висимости схемы от ее изменяющихся параметров, таких, как время переключения элементов, задержки распространения сиг­налов или другие дефекты, которые могут создать условия для гонок или состязаний. Следовательно, в общем случае уменьша­ется влияние возможных физических дефектов, которые вызыва­ют появление неисправностей динамического типа.

Вторая особенность метода LSSD заключается в том, что схе­ма обладает свойством сканируемого пути. Это свойство обеспе­чивается применением специального элемента памяти, называе­мого «сдвигово-регистровым триггером-защелкой» (СРТ), управляемого уровнем тактового сигнала. Структурная схема такого элемента представлена на рис. 3.7, а его реализация на элемен­тах И-НЕ на рис. 3.8.

Рис. 3.8. Реализация сдвигово-регистрового тригге­ра-защелки на элементах И-НЕ

3.3.1. СДВИГОВО-РЕГИСТРОВЫЙ ТРИГГЕР-ЗАЩЕЛКА И МЕТОД LSSD

Сдвигово-регистровый триггер-защелка состоит из двух перекрестно-связанных (И-НЕ) триггеров - защелок L1 и L2. Триггер L1 представляет собой обычный элемент памяти с фиксацией со­стояния, имеющий входы для системных данных (D) и системно­го тактового сигнала (CLK) и выход для системных данных (L1). В режиме нормального функционирования на входы тактовых сигналов сканирования (А) и (В) подается логический 0. Фик­сация состояния шины системных данных в триггере происходит в момент перехода системного тактового сигнала из 1 в 0.

Для функционирования сдвигово-регистрового триггера-защел­ки в режиме сканируемого пути тактовый сигнал сканирования А устанавливается в 1. Это позволяет состояние на входе скани­руемых данных (SDI) записать непосредственно в триггер-защел­ку L1. Затем уровень тактового сигнала сканирования А возвра­щается в 0 (для фиксации состояния L1), а уровень тактового сигнала сканирования В устанавливается в 1. Это вызывает пе­редачу информации, записанную в защелке L1, в триггер L2 с последующей фиксацией состояния L2 при переходе уровня так­тового сигнала В из 1 в 0.

В реальных схемах LSSD сканируемый путь обеспечивается соединением триггеров-защелок в сдвиговый регистр в результате подключения выхода L2 (выход сканируемых данных) одного триггера к входу сканируемых данных другого триггера. Два так­товых сигнала А и В являются общими для всех триггеров-заще­лок. Один из вариантов реализации схемы методом LSSD на ос­нове сдвигово-регистровых триггеров-защелок приведен на рис. 3.9. Подобная схема называется схемой на основе «двухступенчато­го триггера-защелки».

Рис. 3.9. Реализация метода LSSD на основе двухступенчатого триггера-защелки

В такой структуре используется только выход L2 каждого триггера-защелки, а выход LI — не задействован. Выход L2 слу­жит как выходом системных данных (значение переменных состо­яний Y), так и выходом сканируемых данных, который соединен с входом SDI следующей ячейки триггера-защелки. В результате каждая такая ячейка функционирует в режиме «ведущий—ве­домый», причем передача данных в триггер осуществляется под управлением либо системного тактового сигнала и тактового сиг­нала сканирования (В) (в режиме нормального функционирова­ния схемы), либо тактового сигнала сканирования А и следующе­го за ним тактового сигнала сканирования В (в режиме скани­руемого пути). Поэтому в любом режиме работы гарантируется исключение состязаний. Название «двухступенчатый триггер» объясняется тем, что в любой его ячейке оба триггера образу­ют элемент памяти системы.

Другой вариант использования сдвигово-регистрового триг­гера-защелки при реализации метода LSSD, называемый структурой с одноступенчатым триггером-защелкой, показан на рис. 3.10.

В этой схеме выход L1 используется как выход внутренней переменной системы, а состязания сигналов исключаются путем разделения комбинационной части схемы на две отдельные части, обозначенные на рис. 3.10 как N1 и N2. Синхронизирующие вхо­ды N1 и N2 ячеек триггеров-защелок обозначены CLK1 и CLK2 соответственно. Выходы, связанные с N(1), являются входами внутренних переменных в N(2), и наоборот. Работой схемы уп­равляют две системы тактовой синхронизации, CLK1 и CLK2, ко­торые действуют таким образом, что в любой момент времени лишь один тактовый сигнал имеет высокий уровень, т. е. такты сигналов CLK1 и CLK2 не перекрываются. Таким образом исклю­чается возможность состязаний сигналов. Название «одноступен­чатый триггер-защелка» отражает тот факт, что только один триггер (L1) используется в качестве элемента памяти системы.

.

Рис. 3. 10. Реализация метода LSSD на основе одно­ступенчатого триггера-защелки

Основное различие между структурами с одно и двухступен­чатыми триггерами-защелками заключается в быстродействии, с которым первичные выходы схемы реагируют на изменение сиг­налов на первичных и тактовых входах. В структуре с двухсту­пенчатым триггером-защелкой требуется, чтобы два независимых и неперекрывающихся тактовых импульса (CLKA и В) были приложены, прежде чем изменение значений сигналов распро­странится через L1 и L2 и на первичных выходах комбинационной схемы N сформируется устойчивое значение сигнала как ре­акция на изменение входного воздействия. С другой стороны, в структуре с одноступенчатым триггером-защелкой соответствующие одиночные тактовые импульсы (CLK1 или CLK2), управля­ющие записью данных в L1, должны быть приложены, прежде чем установятся значения сигналов на выходах комбинационных схем (N2 и N1). В обоих случаях быстродействие определяется максимальным временем задержки распространения сигналов ком­бинационной частью схемы. Если эту задержку обозначить как N-задержку (mах), то максимальная длительность тактового им­пульса CLK для структуры с двухступенчатым триггером и CLK(l) или CLK2 для структуры с одноступенчатым триггером определится следующим образом:

CLK(max) < N-задержки (mах).

3.3.2. ИСПОЛЬЗОВАНИЕ ТРИГГЕРОВ-ЗАЩЕЛОК L1 И L2*

Недостаток структуры с одноступенчатым триггером-защелкой (см.рис.3.8) определяется тем, что триггер-защелка L2 в режи­ме нормального функционирования устройства не используется. В этом смысле он является избыточным и введение его для улуч­шения тестопригодности приводит к увеличению площади крис­талла. Последний вариант ячейки триггера-защелки позволяет исключить этот недостаток путем организации более гибкой струк­туры схемы. Логическая схема такого триггера-защелки, назы­ваемого ячейкой L1/L2*, показана на рис. 3.11.

Основное отличие между основной ячейкой L1/L2 и модифи­цированной L1/L2* заключается в структуре триггера L2. Триг­гер-защелка L2* имеет дополнительный вход системных данных D(2), состояние которого фиксируется в триггере под управле­нием отдельного тактового сигнала CLK(2). Вход системных дан­ных D2 на рис. 3.11 управляется системным тактовым сигналом, который в модифицированной схеме обозначен CLK1. Синхрони­зирующие импульсы CLK(l) и CLK(2) являются неперекрываю­щимися тактовыми сигналами. Возможности режима сканирова­ния пути одинаковы в обоих схемах, а передача сканируемых данных, как и прежде, осуществляется под управлением тактовых сигналов сканирования А и В.

Рис. 3.11. Схема ячейки L1/L2* сдвигово-регистрового триггера-защелки

Триггер-защелка типа L1/L2* может использоваться в струк­туре одноступенчатым триггером таким образом, чтобы внут­ренние переменные схемы формировались как на выходе L1, так и на выходе L2. Эта возможность иллюстрируется рис. 3.12.

Рис. 3. 12. Реализация метода LSSD на основе одноступенча­того триггера-защелки типа L1/L2*

В этой схеме данные с выходов N1 подаются на входы D1 за­щелок L1, а данные с выходов N2—на выходы D2 защелок L2*. Таким образом, оба триггера-защелки, L1 и L2*, используются как элементы памяти в режиме нормального функционирования системы в отличие от структуры с одноступенчатыми триггерами на основе ячейки L1/L2. Заметим, что внутренние переменные си­стемы, запитывающие входы ее комбинационной части N, посту­пают с выхода либо L1, либо L2*, но не с обоих одновременно (На рис. 3.12 показано, что выходные сигналы L1 используются как входные переменные N2, а выходные сигналы L2* как вход­ные переменные N1.) Это ограничение вводится по двум причи­нам. Первая состоит в том, что при подаче обоих выходных сиг­налов L1 и L2* через цепи обратной связи на внутренние входы одной и той же комбинационной схемы исключается возможность реализации между L1 и L2* в каждой ячейке отношения «ведущий—ведомый» ввиду существования различных путей распрост­ранения сигналов через N1 и N2.

Второй причиной является отсутствие возможности устано­вить в режиме тестирования требуемые тестовые наборы на вы­ходах L1 и L2*. Это объясняется тем, что передача данных с вы­хода L1 на выход L2* и с выхода L2* в следующую защелку L1 осуществляется под управлением двух отдельных неперекрываю­щихся тактовых импульсов. Это означает, что либо значение сиг­нала на выходе L2* всегда соответствует значению L1, либо зна­чение сигнала на выходе следующей защелки L1 всегда соответ­ствует состоянию предыдущей L2*. Это накладывает ограничение на класс сканируемых последовательностей из чередующихся ло­гических 0 и 1 и может привести к конфликтным ситуациям, как показано на рис. 3.13.

Рис. 3. 13. Пример нетестируемой схемы с одноступенчаты­ми триггерами-защелками:

набор 101 на входах вентилей G1 и G2 является тестовым; этот набор не может быть установлен на выходах двух триггеров-заще­лок LI, L2 *

3.3 3. ПРАВИЛА ПРОЕКТИРОВАНИЯ

В предыдущих подразделах были рассмотрены различные ме­тоды реализации принципа сканируемого пути на основе исполь­зования различных ячеек сдвигово-регистровых триггеров-заще­лок. Очевидно, существуют и другие варианты реализации, ко­торые удовлетворяют требованиям внешних ограничений и дают простор искусству разработчиков схем. На практике, однако, та­кой метод проектирования, как LSSD, должен поддерживаться системой автоматизации проектирования, которая включает стро­гую проверку любых нарушений основных правил проектирова­ния. Так называемая проверка соблюдения правил проектирова­ния является основной особенностью метода LSSD, а эти прави­ла описываются в данном подразделе. Некоторые из них очевид­ны сами по себе, другие введены для того, чтобы сохранить свой­ство чувствительности к уровню тактового сигнала или возмож­ность сканирования данных. Вот эти правила.

Правило 1. Все элементы памяти должны быть типа сдвигово-регистрового триггера-защелки.

Правило 2. Триггер-защелка управляется двумя неперекры­вающимися тактовыми импульсами таким образом, что:

а) выход L1 или L2 (L2*) ячейки 1 можно использовать для стробирования тактового импульса С, формируя стробируемый тактовый импульс С (G). Последний можно затем использовать для управления другой ячейкой 2 при условии, что ячейка 1 не управляется тактовым импульсом С;

б) при этом ограничении выходы ячейки 1 могут запитывать входы данных ячейки 2.

Правило 3. Должна существовать возможность идентифика­ции множества тактовых сигналов ячеек триггеров-защелок, ко­торые являются непосредственно управляемыми. Это означает, что:

а) все тактовые входные сигналы независимо друг от друга могут фиксироваться в пассивном состоянии;

б) любой единичный тактовый входной сигнал можно уста­новить в активное состояние, в то время как другие поддержива­ются в пассивном состоянии.

Правило 4. Первичные тактовые входы могут быть соединены только с тактовыми входами ячеек триггеров-защелок. Они не могут быть соединены с входами данных ячеек непосредственно или через комбинационную схему.

Проектирование с учетом правил 1—4 позволяет обеспечить схеме свойство чувствительности к уровню тактового сигнала. Следующие два правила обеспечивают возможность сканирова­ния данных.

Правило 5. Все ячейки сдвигово-регистровых триггеров-заще­лок постоянно соединены так, что образуют один сквозной сдви­говый регистр, имеющий первичные вход и выход сканируемых данных и доступные тактовые входы, управляющие сканирова­нием.

Правило 6. Должна существовать возможность реконфигура­ции структуры для ее работы в режиме сканирования путем не­посредственного управления первичными входами таким спосо­бом, что:

а) все ячейки триггеров-защелок соединяются и образуют путь сканируемых данных;

б) все тактовые входные сигналы этих ячеек, за исключением тактовых сигналов сканирования А и В, могут быть переведены в пассивное состояние;

в) любой и каждый в отдельности вход сканирующего такто­вого сигнала А и В может быть переведен в активное состояние независимо друг от друга.

Говорят, что схемы, удовлетворяющие правилам 1—6, явля­ются LSSD-схемами. Схемы с одноступенчатыми и двухступенча­тыми триггерами-защелками, описанные выше, представляют про­стые примеры LSSD-схем. Несомненно, можно предложить более сложные схемы, удовлетворяющие в большей степени требования тестопригодности, однако конечная цель проектирования — сох­ранить простоту разрабатываемой структуры.