13.4 Синтез автомата с жесткой логикой управления

Под цифровыми автоматами с жесткой логикой управления понимают устройство с автоматическим выполнением всей программы переходов от исходного состояния до конечного. После отработанного цикла, автомат возвращается в исходное состояние.

13.4.1 Принцип работы микропрограммного автомата с жесткой логикой управления

На рисунке 13.7.представлена последовательностная схема микропрограммного автомата с жесткой логикой управления.

Рассмотрим принцип работы автомата. По команде Пуск автомат асинхронно переходит из нулевого состояния в состояние 7. При этом, переключаются триггеры памяти автомата ТТ₂, ТТ₃, ТТ₄ по входу R из состояния 0 в 1. На выходе элементов памяти ТТ₁, ТТ₂, ТТ₃, ТТ₄ появится код 0111 соответствующий коду МК1. Сигналы с выходов элементов памяти через связи жгута 1,2,3,4,5,6,7,8 поступят на схемы дешифраторов DC1, DC2, DC3, DC4. Одновременно эти сигналы поступают и на шифраторы выходных сигналов управления, где на клеммах Y₁, Y₂, Y₃, Y₄, Y₅, Y₆, Y₇ появится код микрокоманды МК1 - 0010001.

Рисунок 13.7-Микропрограммный автомат с жесткой логикой управления

Состояние автомата 0111 распознается дешифратором DC1, команда с которого по связи 1 жгута обратных связей поступит на асинхронный вход S вспомогательного триггера Т₅ и переключит его в 1. Он, в свою очередь, даст разрешение на прохождение синхроимпульсов С из генератора G на схему элементов памяти автомата (входы С). По приходу синхроимпульса С и команды МК1 на память, и их совпадения, произойдет переключение элементов памяти ТТ₁, ТТ₂, ТТ₃, ТТ₄ в состояние 9 (1001). Это переключение, в силу особого свойства JK - триггера, произойдет по заднему фронту переключения синхроимпульса С, что обеспечивает нормальный временной режим работы. На выходных клеммах автомата появится код микрокоманды МК2 - 0100010. Далее аналогично.

Дешифратор DC2 расшифровывает состояние 1001 и переключает память в состояние -1011, а на выходе появится код МК3 - 1000100. И снова, дешифратор DC3 расшифровывает состояние 1011 и переключит память в состояние -1101, а на выходе появится код МК4 - 1111000. Команда DC4 переключает по связи 4 триггер Т₅ в ноль, прерывая тем самым подачу синхроимпульсов на элементы памяти ТТ₁, ТТ₂, ТТ₃, ТТ₄ и, через инвертор, по связи 5 жгута обратной связи, поступает на входы R, устанавливая элементы памяти в исходное состояние - 0000, при этом, на выходе появится микрокоманда МК0 – 0000000, соответствующая исходному состоянию автомата. Для повторения цикла необходимо снова подать внешнюю команду Пуск.

Отметим, что состояния рассматриваемого автомата и выходные коды выбраны произвольно и рисунок 13.7 соответствует этому выбору. Рассмотрим последовательность проектирования этой схемы.

13.4.2 Проектирование микропрограммного автомата с жесткой логикой управления

Задание на проектирование. Разработать синхронный цифровой микропрограммный автомат с жесткой логикой управления и переходов состояний ЦА в последовательности 0,7,9,11,13,0 по сигналам обратных связей с дешифраторов состояний (DC).

Микропрограмма состоит из пяти микрокоманд (МК0, МК1, МК2, МК3, МК4), поступающих на выходы автомата в виде параллельных, двоичных, семиразрядных кодов, соответствующих своему состоянию (0 - 0000000, 7 - 0010001, 9 - 0100010, 11 - 1000100, 13 – 1111000).

Установка первой МК1 и установка в нулевое состояние по входу R, осуществляется асинхронно по командам Пуск (поступает извне) и МК4.

Проектирование микропрограммного автомата управления начнем с выбора достаточного количества элементов памяти и их типа.

Число элементов памяти определяем по разрядности двоичного кода числа наибольшего состояния. В нашем задании это число 13, что соответствует коду 1101. Для его представления необходимо, как минимум, четыре двоичных разряда, что подтверждается общим соотношением

2ⁿ  M,

где M - наибольшее число используемых автоматом состояний;

n - наименьшее число необходимых двоичных разрядов.

Для обеспечения синхронности поступления на выход микрокоманд нормального временного режима переключения элементов памяти (по заднему фронту синхроимпульса С) и, одновременно, требования асинхронного пуска и останова цикла, выбираем JK-триггер, двухступенчатая схема (в условном обозначении триггера стоят две буквы Т) которого, по своим свойствам, обеспечивает выполнение этих требований.

Информационный вход сигнала J=1 триггера служит для переключения его из состояния 0 в состояние 1, вход К=1 служит для установки в состояние 0. Переключение по сигналам J или K производится синхронно заднему фронту синхроимпульса С. Инверсные асинхронные входы S и R предназначены для установки триггера по S в 1, а по R в 0 без привязки к синхроимпульсам.

Для построения комбинационной части дешифратора, построим граф состояний микропрограммного автомата. На рисунке 13.7 представлен граф переходов микропрограммного автомата с жесткой логикой управления.

Дуги графа отражают наименование сигнала, по которому осуществляется переход из предыдущего состояния в последующее. Через тире записаны входы элементов памяти, на которые эти сигналы поступают, чтобы произвести соответствующие переключения. Через “ \ “ записаны микрокоманды, поступающие на выход микропрограммного автомата в этот момент времени.

Для синтеза дешифраторов DC, составим таблицу соответствия, используя состояния графа изображенного на рисунке 13.7.

Составим таблицу соответствия 13.6 и определим логические функции для дешифраторов обратных связей управления DC1, DC2, DC3, DC4.

Таблица 13.6-Соответствие сигналов DC состоянию автомата

№	Q1Q2Q3Q4	Пуск	DC1	DC2	DC3	DC4
0 7 9 11 13	0 0 0 0 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1	1 0 0 0 0	0 1 0 0 0	0 0 1 0 0	0 0 0 1 0	0 0 0 0 1

Схемы дешифраторов строим по этим ЛФ, используя конъюкторы на четыре входа. Выходы элементов памяти Qi вводим через связи 1,2,…,8 в жгут и затем разводим на соответствующие конъюкторы DC (смотри рисунок13.7). Выходы дешифраторов вводим через связи 1,2,3,4 в жгут обратных связей, а затем выводим их на входы элементов памяти, определенные графом автомата. Если по какому-либо входу требуется подать несколько сигналов (у нас по входу К3), то это реализуем с помощью логических элементов ИЛИ.

Для синтеза комбинационной схемы шифратора, составим таблицу соответствия его работы, используя выходы Qi элементов памяти и коды микрокоманд МКi.

Таблица13.7-Таблица работы шифратора

По таблице 13.7 получаем систему логических функций шифратора. Проведем минимизацию этих функций с помощью карт Карно. При минимизации будем учитывать, что из 16 состояний в данном автомате используются только 5. Остальные не определены, т. е., в данном случае не реализуется в управлении 11 состояний. Значения функций для этих состояний безразличны и, поэтому, они могут использоваться в картах Карно.

Для примера рассмотрим минимизацию функции Y5.

Нарисуем карту Карно для четырех переменных Q1Q2Q3Q4

(см. рисунок 13.9).

В верхнем правом углу обозначены состояния используемые автоматом. Обозначенные 1* безразличные состояния, использовались при минимизации.

По полученным минимальным функциям строим схему рисунка 13.7.