- •Основы вычислительной техники
- •Оглавление
- •Раздел 1. Методические вопросы 7
- •Раздел II. Математические, логические и аппаратные основы вт 31
- •Раздел III. Сложные комбинационные функциональные узлы 72
- •Раздел IV. Последовательностные и релаксационные функциональные узлы 111
- •Раздел V. Архитектура средств вт 159
- •Введение
- •Раздел 1. Методические вопросы Лекция 1. Сведения о дисциплине
- •Цель и задачи дисциплины, её место в учебном процессе
- •Место дисциплины в структуре ооп впо
- •Требования к уровню освоения содержания дисциплины
- •Содержание дисциплины
- •Распределение трудоемкости
- •Разделы дисциплины
- •Содержание разделов дисциплины
- •Раздел I. Введение. Методические вопросы – 2 часа.
- •Раздел II. Математические, логические и аппаратные основы вт – 6 часов.
- •Раздел III. Сложные комбинационные функциональные узлы вт – 8 часов.
- •Раздел IV. Последовательностные и релаксационные функциональные узлы вт – 8 часов.
- •Раздел V. Архитектура средств вт – 10 часов
- •Рекомендуемая литература
- •Учебники (рис. 2)
- •Справочники
- •Методические рекомендации для студентов по изучению учебной дисциплины для очной формы и нормативного срока обучения
- •Указания по работе с основной и дополнительной литературой, рекомендованной программой дисциплины
- •1.5. Советы по подготовке к текущей аттестации и экзамену:
- •Событие – сигнал – данные
- •Раздел II. Математические, логические и аппаратные основы вт Методические рекомендации для студентов
- •Лекция 2. Варианты выполнения интегральных микросхем
- •2.1. Начальные сведения
- •2.2. Классификация имс
- •Определение
- •2.3. Сравнительный анализ имс семейства ттл различных серий
- •2.4. Особенности применения микросхем с ттл логикой
- •2.5. Варианты выполнения выходного каскада имс семейства ттл
- •2.6. Характеристика логического элемента
- •Лекция 3. Понятие кодирования и разновидности кодов
- •3.1. Основные положения
- •3.2. Специальные виды кодов
- •Лекция 4. Системы логических функций и их реализации
- •4.1. Основные тождества алгебры логики (повторение) 4
- •4.2. Системы логических функций от 1 и 2 аргументов
- •4.3. Минимизация логических функций
- •Метод Карно-Вейча
- •4.4. Материал для самостоятельной работы Дополнительные возможности логических преобразований на базе комбинационных микросхем ттл
- •Раздел III. Сложные комбинационные функциональные узлы Методические рекомендации для студентов
- •Лекция 5. Сложные комбинационные схемы
- •5.1. Преобразователи кодов: классификация, назначение и функционирование
- •5.2. Шифраторы и дешифраторы семейства ттл: функционирование и использование
- •Лекция 6. Коммутаторы
- •6.1. Общее определение, классификация, назначение и функционирование
- •6.2. Функциональные схемы коммутаторов
- •6.3. Реализации коммутаторов информационных потоков
- •Лекция 7. Преобразователи специальных кодов и схемы анализа кодов
- •7.1. Преобразователи специальных кодов
- •7.2. Схемы анализа кодов
- •7.3. Арифметико-логические устройства
- •Лекция 8. Комбинационные микросхемы с программируемыми функциями и пзу
- •8.2. Постоянные запоминающие устройства
- •Флэш-память
- •Раздел IV. Последовательностные и релаксационные функциональные узлы Методические рекомендации для студентов
- •Лекции 9-10. Последовательностные (накапливающие) схемы
- •9.1. Последовательностные микросхемы и узлы на их основе
- •9.2. Триггеры Разновидности триггеров
- •Преобразование триггеров
- •9.3. Регистры
- •9.4. Счетчики: классификация, функционирование, использование.
- •Лекция 11. Микросхемы оперативной памяти
- •Лекция 12. Релаксационные функциональные узлы
- •12.1. Основные положения
- •12.2. Одновибраторы
- •12.3. Мультивибраторы
- •Раздел V. Архитектура средств вт Методические рекомендации для студентов
- •Вопросы для экзамена Теоретическая часть
- •П римеры практических заданий
- •Заключение
- •Приложение Зарубежные аналоги наиболее распространенных микросхем ттл малой и средней интеграции
- •Библиографический список
- •394026 Воронеж, Московский просп., 14
Преобразование триггеров
а) Построение Т-триггера: из D-триггера с динамическим управлением (DC) Т-триггер получается соединением инверсного выхода с D-входом (см. рис. 1.4); из JK-триггера Т-триггер получается либо соединением J=K=1, C=T, либо J=K=C=T (последний вариант не рекомендуется); из D-триггера со статическим управлением (DL) Т-триггер получить невозможно;
б) организация D-триггера из JK-триггера: J = D, K = D#;
в) если в комбинированном триггере (например, JKRS) нужно использовать только асинхронные входы, то на синхронные информационные входы следует подать const, а на тактовый – лог.1 (если он тактируется по фронту) или лог.0 (если по срезу);
г) если синхронные входы нужно сделать асинхронными, то на C подают частоту, максимальную из имеющихся в устройстве.
Рис. 60. УГО JK-триггеров
9.3. Регистры
Регистры – это последовательностные устройства, предназначенные для записи и хранения кодовых слов 13, их преобразования из параллельной формы в последовательную и наоборот, сдвига влево и вправо (т.е. умножения и деления на 2). Основными характеристиками регистра являются принцип хранения (статический или динамический), разрядность и быстродействие. Основа регистра – линейка однобитовых ячеек хранения Я, обрамлением служат входные и выходные ключи управления К и вспомогательные схемы (рис. 61). В зависимости от полноты реализации в конкретном регистре совокупности элементов этой структурной схемы различают регистры: параллельные (хранения), последовательные (сдвига) и комбинированные. Регистры сдвига имеют один информационный вход и (обычно) полноразрядную систему выходов. В однонаправленных регистрах информация продвигается от младшего разряда к старшим, в реверсивных – в обоих направлениях.
В устройствах программного управления, выполненных на дискретных логических элементах, применяются линейки регистров, собранные на триггерах и даже на логических элементах, но наиболее распространены узлы на базе сдвигающих регистров и на основе регистров с синхронной параллельной записью данных.
Схемным решениям, применяемым в таких устройствах, посвящено множество учебной, справочной и научной литературы, например /1, 2, 5, 8/. В виде самостоятельных микросхем выпускаются (4..64)-разрядные регистры со статическим хранением информации (их ячейки представляют собой D-триггеры). На УГО регистры обозначаются RG (включая случай, когда в качестве регистров используются наборы триггеров, например ТМ8, ТМ9 – см. рис. 4.4). Если это регистр сдвига, то под буквами RG может помещаться стрелка, а если регистр реверсивный, то двунаправленная стрелка. От этого обозначения следует отличать двунаправленные стрелки у дву-
Рис. 61
направленных входов/выходов Q шинных регистров.
В маркировке отечественных микросхем регистры кодируются буквами ИР.
Рис. 62
Рис. 63
Регистр ИР9 (рис. 63,а) обеспечивает режим параллельной загрузки восьмиразрядного кода, сдвиг данных по фронту на входах С1VС2, последовательную загрузку со входа DS и имеет единственный парафазный выход старшего разряда.
Регистры ИР22 и ИР35 внешне похожи (8-разрядные, хранения), но управляются по-разному. ИР22 (рис. 63,б) обеспечивает параллельную загрузку 8-разрядных данных В при единичном уровне на входе L и управление наличием информации на выходах Z путем подачи сигнала разрешения на вход (enable of reading). При =1 выходы переходят в Z-состояние (именно поэтому они иногда обозначаются вместо Q с символом только буквой Z). ИР35 имеет стандартные выходы Q, параллельную загрузку 8-разрядных данных В по фронту на синхровходе С и асинхронный сброс по входу . Напоминаю о приоритете R-L-C.
КП13 – четырехразрядный регистр хранения с коммутатором 2-1 на входах. Выбор входов выполняется битом на входе А, сохранение выбранной информации – по тактовому сигналу на входе С. Существует также регистр с мультиплексором КП20, отличающийся от КП13 распиновкой и полярностью импульсного перехода (по фронту).