- •Основы вычислительной техники
- •Оглавление
- •Раздел 1. Методические вопросы 7
- •Раздел II. Математические, логические и аппаратные основы вт 31
- •Раздел III. Сложные комбинационные функциональные узлы 72
- •Раздел IV. Последовательностные и релаксационные функциональные узлы 111
- •Раздел V. Архитектура средств вт 159
- •Введение
- •Раздел 1. Методические вопросы Лекция 1. Сведения о дисциплине
- •Цель и задачи дисциплины, её место в учебном процессе
- •Место дисциплины в структуре ооп впо
- •Требования к уровню освоения содержания дисциплины
- •Содержание дисциплины
- •Распределение трудоемкости
- •Разделы дисциплины
- •Содержание разделов дисциплины
- •Раздел I. Введение. Методические вопросы – 2 часа.
- •Раздел II. Математические, логические и аппаратные основы вт – 6 часов.
- •Раздел III. Сложные комбинационные функциональные узлы вт – 8 часов.
- •Раздел IV. Последовательностные и релаксационные функциональные узлы вт – 8 часов.
- •Раздел V. Архитектура средств вт – 10 часов
- •Рекомендуемая литература
- •Учебники (рис. 2)
- •Справочники
- •Методические рекомендации для студентов по изучению учебной дисциплины для очной формы и нормативного срока обучения
- •Указания по работе с основной и дополнительной литературой, рекомендованной программой дисциплины
- •1.5. Советы по подготовке к текущей аттестации и экзамену:
- •Событие – сигнал – данные
- •Раздел II. Математические, логические и аппаратные основы вт Методические рекомендации для студентов
- •Лекция 2. Варианты выполнения интегральных микросхем
- •2.1. Начальные сведения
- •2.2. Классификация имс
- •Определение
- •2.3. Сравнительный анализ имс семейства ттл различных серий
- •2.4. Особенности применения микросхем с ттл логикой
- •2.5. Варианты выполнения выходного каскада имс семейства ттл
- •2.6. Характеристика логического элемента
- •Лекция 3. Понятие кодирования и разновидности кодов
- •3.1. Основные положения
- •3.2. Специальные виды кодов
- •Лекция 4. Системы логических функций и их реализации
- •4.1. Основные тождества алгебры логики (повторение) 4
- •4.2. Системы логических функций от 1 и 2 аргументов
- •4.3. Минимизация логических функций
- •Метод Карно-Вейча
- •4.4. Материал для самостоятельной работы Дополнительные возможности логических преобразований на базе комбинационных микросхем ттл
- •Раздел III. Сложные комбинационные функциональные узлы Методические рекомендации для студентов
- •Лекция 5. Сложные комбинационные схемы
- •5.1. Преобразователи кодов: классификация, назначение и функционирование
- •5.2. Шифраторы и дешифраторы семейства ттл: функционирование и использование
- •Лекция 6. Коммутаторы
- •6.1. Общее определение, классификация, назначение и функционирование
- •6.2. Функциональные схемы коммутаторов
- •6.3. Реализации коммутаторов информационных потоков
- •Лекция 7. Преобразователи специальных кодов и схемы анализа кодов
- •7.1. Преобразователи специальных кодов
- •7.2. Схемы анализа кодов
- •7.3. Арифметико-логические устройства
- •Лекция 8. Комбинационные микросхемы с программируемыми функциями и пзу
- •8.2. Постоянные запоминающие устройства
- •Флэш-память
- •Раздел IV. Последовательностные и релаксационные функциональные узлы Методические рекомендации для студентов
- •Лекции 9-10. Последовательностные (накапливающие) схемы
- •9.1. Последовательностные микросхемы и узлы на их основе
- •9.2. Триггеры Разновидности триггеров
- •Преобразование триггеров
- •9.3. Регистры
- •9.4. Счетчики: классификация, функционирование, использование.
- •Лекция 11. Микросхемы оперативной памяти
- •Лекция 12. Релаксационные функциональные узлы
- •12.1. Основные положения
- •12.2. Одновибраторы
- •12.3. Мультивибраторы
- •Раздел V. Архитектура средств вт Методические рекомендации для студентов
- •Вопросы для экзамена Теоретическая часть
- •П римеры практических заданий
- •Заключение
- •Приложение Зарубежные аналоги наиболее распространенных микросхем ттл малой и средней интеграции
- •Библиографический список
- •394026 Воронеж, Московский просп., 14
6.2. Функциональные схемы коммутаторов
Рассмотрим функциональную схему (логическую структуру) полного мультиплексора, имеющего m адресных входов. Его рабочая функция реализуется сочетанием трех более простых функций: дешифрации адресной комбинации, логического ключа и логического объединения (рис. 28).
Рис. 28
Работа дешифратора описана выше. Функцию ключа обычно выполняют схемы И, поскольку I & 1 = I, I & 0 = 0. Функция объединения выполняется схемой ИЛИ. В совокупности эти функциональные узлы обеспечивают заданную функцию устройства – передачу на выход сигналов с выбранного входа.
Ф ункциональная схема полного одноканального демультиплексора, имеющего n адресных входов, выглядит аналогично. Его рабочая функция реализуется сочетанием функций дешифрации адресной комбинации и логического ключа (рис. 29).
В /1, 2, 5 и др./ приведены иные функциональные схемы мультиплексоров и демультиплексоров. Они получены в результате развертывания дешифратора до уровня логических элементов и объединения выходных элементов И дешифратора и логических ключей мультиплексора или демультиплексора.
Исходя из схем, приведенных на рис. 4.2, 4.3, функциональную схему коммутатора MX-DMX можно представить в виде, изображенном на рис. 30.
Т
Рис. 30
6.3. Реализации коммутаторов информационных потоков
М ультиплексоры и демультиплексоры могут быть аппаратно реализованы на логических элементах, на программируемой логике и в виде специальных микросхем. Например, простейший мультиплексор 2-1, реализованный на основе логических элементов типов ЛН и ЛР, будет иметь вид, приведенный на рис. 31.
Использование ПЛМ для реализации коммутаторов (см. ниже) возможно, но нецелесообразно, поскольку в настоящее время в составе различных серий ТТЛ выпускается множество законченных интегральных схем мультиплексоров и демультиплексоров различной разрядности, имеющих к тому же те или иные дополнительные функции (перевод в третье состояние, запрет и т.д.). УГО, схемы и функциональные возможности этих микросхем приведены в литературе. В частности, в семействе ТТЛ есть мультиплексоры КП5 (8 входов), КП7 (то же со входом разрешения и парафазным выходом – рис. 32,а), КП15 (то же, выход с тремя состояниями), КП1 (16 входов). Мультиплексоры могут быть и многоразрядными, т.е. иметь К групп входов, К выходов и общие адресные входы. Так, КП2 – сдвоенный (2х4), КП12 (рис. 32,б), КП17 – то же с Z-состоянием (КП17 – с инверсными выходами), КП16 и КП18 – 4х2, причем КП18 (рис. 32,в) – с инверсным выходом, КП11 и КП14 – аналогичная пара, но с Z-состоянием. Существуют также мультиплексоры в сочетании с регистрами хранения (см. ниже).
а б в
Рис.32
В устройствах ЧПУ роботами и металлообрабатывающим оборудованием мультиплексоры используются в следующих случаях:
(1) – для мультиплексирования данных, когда данные с разных источников по выбору передаются, например, в шину;
(2) – для мультиплексирования импульсных последовательностей;
(3) – как миниПЗУ, когда на информационные входы нескольких (К) одноканальных мультиплексоров "намертво" распаивают лог.1 и лог.0 и подача адресной комбинации на все мультиплексоры одновременно дает К-разрядную информацию на выходах;
(4) – для получения комбинационных функций (универсальные логические модули – УЛМ /1/);
(5) – для формирования импульсных последовательностей при переборе адресов. Перебор может осуществляться счетчиком (см. ниже), а на входах данных должны быть в нужном порядке 0 и 1, как в варианте (3).
Рассмотрим синтез комбинационных устройств (универсальных логических модулей – УЛМ /1/) на основе мультиплексоров подробнее. Возможность получить на выходе информацию, зависящую от кода управления и входного сигнала, позволяет использовать мультиплексоры для формирования функций комбинационного типа и заданных временных диаграмм. В этом случае вместо разрядов кода управления подаются входные логические переменные, а вместо входных информационных сигналов – значения функции, которые соответствуют каждому сочетанию значений входов. Пусть, например, задана комбинационная функция .
Данное выражение показывает, что z = 1 при 5 наборах значений y1, y2, y3. Запишем каждый из этих наборов (минтермов) в виде нулей и единиц (получим 101, 111, 001, 110, 000), а также их десятичные эквиваленты (5, 7, 1, 6, 0). Подадим аргументы y1, y2, y3 на входы управления (адреса) так, чтобы веса разрядов двоичного кода соответствовали взаимному положению аргументов. Теперь подадим лог. 1 на информационные входы с перечисленными выше номерами, а на остальные входы подадим лог.0 или землю. Легко видеть, что z = 1 только при 5 заданных минтермах. Таким способом можно получить функцию для количества аргументов, соответствующего разрядности адреса мультиплексора, и даже более, если на информационные входы подавать не константы, а дополнительные аргументы. Подробно методика синтеза комбинационных устройств на основе мультиплексоров рассмотрена в /1, 2/.
Сделайте упражнения, приведенные в сноске 7.
Простейшие демультиплексоры представляют собой набор логических ключей и выполняются на логике И или И-НЕ. В более сложных случаях применяют специальные микросхемы на 2n выходов, имеющие в своем составе дешифратор n-разрядной адресной комбинации и выходные ключи.
Из сравнения назначения демультиплексоров и дешифраторов видно, что любой демультиплексор можно получить из дешифратора со входами разрешения, при этом информационный поток бит следует подавать на входы разрешения. Рассмотрев подачу на вход Е лог.1, а затем подачу лог. 0, докажите вышесказанное на примере ИД7 (выберите вход, обеспечивающий отсутствие/наличие инвертирования в ходе передачи).
Следует обратить внимание на то, что выходы дешифраторов/демультиплексоров обычно инверсные, соответственно на невыбранных выходах (если нет третьего состояния) сохраняется потенциал лог.1.
Многоканальные демультиплексоры могут использоваться как одноканальные с увеличением разрядности, если соответствующим образом скоммутировать их входы.
В частности,
дешифратор ИД4
может использоваться как двухканальный
демультиплексор с двухразрядным
адресом (2 канала по 4 выхода) или
демультиплексор с трехразрядным
адресом (8 выходов) – рис. 33 (сравните
с рис. 22).
Рис. 33