- •Основы вычислительной техники
- •Оглавление
- •Раздел 1. Методические вопросы 7
- •Раздел II. Математические, логические и аппаратные основы вт 31
- •Раздел III. Сложные комбинационные функциональные узлы 72
- •Раздел IV. Последовательностные и релаксационные функциональные узлы 111
- •Раздел V. Архитектура средств вт 159
- •Введение
- •Раздел 1. Методические вопросы Лекция 1. Сведения о дисциплине
- •Цель и задачи дисциплины, её место в учебном процессе
- •Место дисциплины в структуре ооп впо
- •Требования к уровню освоения содержания дисциплины
- •Содержание дисциплины
- •Распределение трудоемкости
- •Разделы дисциплины
- •Содержание разделов дисциплины
- •Раздел I. Введение. Методические вопросы – 2 часа.
- •Раздел II. Математические, логические и аппаратные основы вт – 6 часов.
- •Раздел III. Сложные комбинационные функциональные узлы вт – 8 часов.
- •Раздел IV. Последовательностные и релаксационные функциональные узлы вт – 8 часов.
- •Раздел V. Архитектура средств вт – 10 часов
- •Рекомендуемая литература
- •Учебники (рис. 2)
- •Справочники
- •Методические рекомендации для студентов по изучению учебной дисциплины для очной формы и нормативного срока обучения
- •Указания по работе с основной и дополнительной литературой, рекомендованной программой дисциплины
- •1.5. Советы по подготовке к текущей аттестации и экзамену:
- •Событие – сигнал – данные
- •Раздел II. Математические, логические и аппаратные основы вт Методические рекомендации для студентов
- •Лекция 2. Варианты выполнения интегральных микросхем
- •2.1. Начальные сведения
- •2.2. Классификация имс
- •Определение
- •2.3. Сравнительный анализ имс семейства ттл различных серий
- •2.4. Особенности применения микросхем с ттл логикой
- •2.5. Варианты выполнения выходного каскада имс семейства ттл
- •2.6. Характеристика логического элемента
- •Лекция 3. Понятие кодирования и разновидности кодов
- •3.1. Основные положения
- •3.2. Специальные виды кодов
- •Лекция 4. Системы логических функций и их реализации
- •4.1. Основные тождества алгебры логики (повторение) 4
- •4.2. Системы логических функций от 1 и 2 аргументов
- •4.3. Минимизация логических функций
- •Метод Карно-Вейча
- •4.4. Материал для самостоятельной работы Дополнительные возможности логических преобразований на базе комбинационных микросхем ттл
- •Раздел III. Сложные комбинационные функциональные узлы Методические рекомендации для студентов
- •Лекция 5. Сложные комбинационные схемы
- •5.1. Преобразователи кодов: классификация, назначение и функционирование
- •5.2. Шифраторы и дешифраторы семейства ттл: функционирование и использование
- •Лекция 6. Коммутаторы
- •6.1. Общее определение, классификация, назначение и функционирование
- •6.2. Функциональные схемы коммутаторов
- •6.3. Реализации коммутаторов информационных потоков
- •Лекция 7. Преобразователи специальных кодов и схемы анализа кодов
- •7.1. Преобразователи специальных кодов
- •7.2. Схемы анализа кодов
- •7.3. Арифметико-логические устройства
- •Лекция 8. Комбинационные микросхемы с программируемыми функциями и пзу
- •8.2. Постоянные запоминающие устройства
- •Флэш-память
- •Раздел IV. Последовательностные и релаксационные функциональные узлы Методические рекомендации для студентов
- •Лекции 9-10. Последовательностные (накапливающие) схемы
- •9.1. Последовательностные микросхемы и узлы на их основе
- •9.2. Триггеры Разновидности триггеров
- •Преобразование триггеров
- •9.3. Регистры
- •9.4. Счетчики: классификация, функционирование, использование.
- •Лекция 11. Микросхемы оперативной памяти
- •Лекция 12. Релаксационные функциональные узлы
- •12.1. Основные положения
- •12.2. Одновибраторы
- •12.3. Мультивибраторы
- •Раздел V. Архитектура средств вт Методические рекомендации для студентов
- •Вопросы для экзамена Теоретическая часть
- •П римеры практических заданий
- •Заключение
- •Приложение Зарубежные аналоги наиболее распространенных микросхем ттл малой и средней интеграции
- •Библиографический список
- •394026 Воронеж, Московский просп., 14
Раздел IV. Последовательностные и релаксационные функциональные узлы Методические рекомендации для студентов
Изучая построение последовательностных цифровых узлов и устройств, следует обратить внимание на различные варианты реализации последовательностных цифровых узлов на основе микросхем различного типа, начиная от логических элементов и до многофункциональных микросхем.
Лекции 9-10. Последовательностные (накапливающие) схемы
В отличие от изученных ранее комбинационных схем последовательНОСТные схемы – это автоматы с памятью. Если обозначить вектор входных сигналов как =[z0, z1, .., zF], вектор выходных =[w0, w1, .., wG], вектор состояний автомата =[a0, a1, .., aM], тогда автомат с памятью может быть представлен в виде, приведенном на рис. 45 (развернуто) и на рис. 46 (обе части КС объединены).
Рис. 45 Рис. 46
Здесь КС – комбинационная схема, т.е. автомат без памяти; П – память, т.е. накопитель, удерживающий данные; Q– – прежнее значение Q. Прохождение сигналов через автомат может описываться уравнениями
, A(0) = a0.
где – функция выходов автомата в целом;
– функция выходов для комбинационной часть КС2;
– функция переходов автомата;
a0 – известное начальное состояние автомата.
Комбинационные схемы являются частным случаем конечного автомата, когда A(0) ≡ a0, .
Графически прохождение сигналов через КС (см. рис. 46) можно изобразить так, как это показано на рис. 47, а.
а) б)
Рис. 47
Такой автомат называют автоматом Мили (Mealy8). Возможна и другая структура (рис. 47,б), которую называют автоматом Мура (Moore). Отсутствие прямой связи между в автомате Мура, естественно, не означает их независимости, а означает что?
Характеристики последовательностных автоматов приведены в табл. 16.
Таблица 16
Последовательностные автоматы характеризуются: |
Простейший случай |
1) числом внутренних состояний (≥2) |
2 |
2) числом информационных входов |
1; 2 |
3) числом выходных переменных |
1 |
4) функцией переходов (характеристическим уравнением) |
|
Простейший последовательностный автомат называется → |
= ТРИГГЕР |
9.1. Последовательностные микросхемы и узлы на их основе
К данной группе микросхем можно отнести следующие функциональные подгруппы схем: триггеры, счетчики, регистры, микросхемы оперативных ЗУ, регистровые файлы, а также схемы, имеющие хотя бы одно неустойчивое состояние – одновибраторы, мультивибраторы, таймеры. Как показано выше, основное правило функционирования последовательностных микросхем – сохранение состояния в период отсутствия активных значений сигналов на входах.
9.2. Триггеры Разновидности триггеров
Триггером называется простейший цифровой автомат с памятью, т.е. автомат, имеющий 2 внутренних состояния. Состояние триггера отображается значением его выхода Q (или значений Q и Q#, обычно парафазных). Основное правило его функционирования состоит в том, что триггер должен иметь полную систему выходов и полную систему переходов, т.е. возможность с помощью входных сигналов переводить выход Q из любого состояния в любое: 01, 10, 00, 11. Конкретно зависимость текущего значения Q триггера от входных сигналов и своего прежнего состояния (отображенного в виде Q–) описывается таблицей переходов (истинности) или/и таблицей возбуждений.
П
Рис. 48
Таблица 17 Таблица 18
Из таблицы истинности можно получить карту Карно, а затем провести склеивание минтермов двумя способами, показанными на рис. 20. В качестве эле мента памяти будем использовать задержки переключения логических микросхем.
Из таблицы истинности можно получить карту Карно, а затем провести склеивание минтермов двумя способами, показанными на рис. 49. В качестве элемента памяти будем использовать задержки переключения логических микросхем.
Рис. 49
В ариант склеивания, приведенный справа, показывает, что простейший триггер можно построить, охватив два каскада инвертирующей логики перекрестными обратными связями (рис. 50, Q# обозначен вспомогательный выход, обычно инверсный относительно Q). Проследите построение схемы, считая исходной точкой выход Q, значение на котором первоначально равно Q–.
Проверим работу схемы. Подача R = 1 при S = 0 дает Q = 0, Q# = 1. Подача S = 1 при R = 0 дает Q = 1, Q# = 0. Одновременная подача R = 0 и S = 0 дает неизменность состояния системы, а подача R = 1 и S = 1 создает Q# = Q = 0. Это состояние недопустимо потому, что при одновременном снятии R и S нет определенности, в какое состояние перейдет схема.
Л евый вариант склеивания (см. рис. 49) дает Q = = Это означает, что можно построить другой вариант RS-триггера – на логике И-НЕ (рис. 51 + добавьте такую же схему, преобразовав элементы по де Моргану). Его таблицы обучающимся следует составить самостоятельно.
П омимо RS-триггеров, существует множество других типов триггеров, приведем их классификацию (рис. 52).
Рис. 52
На УГО 9 все одноступенчатые триггеры обозначаются буквой Т, двухступенчатые – ТТ (не обязательно). Заметим, что большинство двухступенчатых триггеров является однотактными, т.е. изменение состояния и вспомогательного (slave) и основного (master) триггеров происходит по одному и тому же изменению сигнала на входе С.
RS-триггеры относятся к одноступенчатым, могут быть синхронными, но обычно выполняются асинхронными. Чаще всего они реализуются на элементах дискретной логики (И-НЕ, ИЛИ-НЕ – см. рис. 50, 51), хотя в семейство ТТЛ входит специальная микросхема ТР2 с логикой ИЛИ на S-входах (рис. 53). В качестве асинхронных R-S-триггеров могут использоваться и триггеры других видов, имеющие R- и S- входы. Наибольшее применение эти элементы находят в схемах исключения дребезга электромеханических контактов.
Среди синхронных триггеров, реагирующих на входные воздействия только при наличии некоторого синхросигнала, выделим тактируемые и загружаемые. Для тактируемых синхросигналом служит фронт или срез синхроимпульса C (clock), для загружаемых – активный уровень напряжения на входе L (latch, load) – см. рис. КТ. Изображение меток входов элементов с памятью приведено в табл. 19.
Рис. 53
Таблица 19
Обозначение указателей выводов синхронизации последовательностных схем
Управление |
Наряду с принятым ныне |
встречается устаревшее обозначение |
|
Статическое |
по высокому уровню |
|
|
по низкому уровню |
|
|
|
Динамическое |
по фронту |
|
|
по срезу |
|
|
Рассмотрим синхронный D-триггер 10 со статическим управлением (рис. 54).
D
Таблица 20 |
L |
Q– |
Q |
Q = |
Режим |
0 |
0 |
0 |
0 |
Q – |
Хранение |
0 |
0 |
1 |
1 |
||
0 |
1 |
0 |
0 |
D |
Ввод |
0 |
1 |
1 |
0 |
||
1 |
0 |
0 |
0 |
Q– |
Хранение |
1 |
0 |
1 |
1 |
||
1 |
1 |
0 |
1 |
D |
Ввод |
1 |
1 |
1 |
1 |
Вид его таблицы переходов приведен рядом (табл. 20). Состояние Q = D называется прозрачным.
В отличие от него условное графическое обозначение D-триггера с динамическим управлением имеет вид, приведенный на рис. 55. Вид его таблицы переходов приведен рядом.
Таблица 21
D |
С |
Q– |
Q |
Q = |
Режим |
0 |
0;1 |
0 |
0 |
Q – |
Хранение |
0 |
0;1 |
1 |
1 |
||
0 |
|
0 |
0 |
D |
Ввод |
0 |
|
1 |
0 |
||
1 |
0;1 |
0 |
0 |
Q– |
Хранение |
1 |
0;1 |
1 |
1 |
||
1 |
|
0 |
1 |
D |
Ввод |
1 |
|
1 |
1 |
||
х |
|
0 |
0 |
Q– |
Хранение |
х |
|
1 |
1 |
Следует отметить, что во многих микросхемах синхронных триггеров (не только D-типа) дополнительно введены асинхронные входы S# и R#. Эти входы имеют приоритет над синхронными, т.е. в период наличия активного уровня на одном из асинхронных входов управление по синхровходу C не действует. Тем не менее название триггеру дается по типу синхронного входа.
В семействе ТТЛ выпускаются тактируемые однотактные D-триггеры ТМ2, ТМ8, ТМ9. К этой группе триггеров можно отнести также параллельные регистры ИР20 и ИР23, содержащие соответственно по 4 и 8 триггеров и имеющие общие сигналы управления. Сюда же относятся и загружаемые (DL) триггеры ТМ5, ТМ7, ТМ10 и ИР34. Многоразрядные триггеры могут быть помечены на УГО как регистры (RG).
Эти триггеры имеют дополнительные асинхронные входы R# или S# и R#. Асинхронные входы имеют приоритет над синхронными, т.е. в период наличия активного уровня на одном из асинхронных входов управление по L или С не действует.
Н
Рис. 56
На рис. 57 приведены УГО D-триггеров, существующих в семействе ТТЛ, включая многоразрядные с общим входом загрузки или синхронизации.
Рис. 57. УГО D- (сверху) и DL-триггеров (снизу)
Триггеры типа Т 11 называются также счетными (рис. 58).
Т аблица 22
Их алгоритм работы состоит в переключении в противоположное состояние Q = (Q–)# по заданному переходу входного сигнала (либо фронту, либо срезу), что ведет к делению на 2 числа входных импульсов или входной частоты. В виде готовых микросхем триггеры этого типа не выпускаются. Однако для деления на 2 можно использовать некоторые виды счетчиков (см. ниже) или триггеров (см. ниже).
Триггеры типа JK 12 (рис. 59, табл. 23).
Таблица 23
J |
K |
Q– |
Q |
Режим |
0 |
0 |
0 1 |
Q– |
Хранение |
0 |
1 |
0 1 |
0 |
Запись 0 |
1 |
0 |
0 1 |
1 |
Запись 1 |
1 |
1 |
0 1 |
(Q–)# |
Т-режим |
Рис. 59
Триггеры этого типа называют универсальными, поскольку их можно скоммутировать так, чтобы получить любой другой тип триггера, как описано ниже. В семействе ТТЛ ныне выпускаются следующие JK-триггеры: ТВ6, ТВ9, ТВ10, ТВ11, ТВ14, ТВ15 (рис. 60). Все они относятся к двухступенчатым однотактным (см. рис. 52). Их отличие состоит в полярности синхросигнала и наличии R#- и/или S#-входов.
Как и в других типах триггеров, R- и S-входы приоритетны перед J, K, D и асинхронны.
Следует напомнить также о существовании триггеров Шмитта – элементов с релейной характеристикой (см. выше).