7.3. Арифметико-логические устройства
Схемы контроля равнозначности двух кодовых комбинаций находят широкое применение, в частности для анализа адресных посылок и формирования сигнала "свой – чужой". Такую схему можно собрать на дискретных логических микросхемах (ЛП5 и ЛЕ, ЛП5 и ЛЛ, ЛП12), но можно и использовать специальную микросхему СК (например, К559СК1 – рис. 42,а) или взять схему сравнения двоичных чисел (см. ниже) и использовать только выход "А=".
Схемы сравнения двоичных чисел (например, К555СП1 – рис. 42,б) обычно имеют три выхода: “А>”, “А=”, “А<” и три управляющих входа, задающие строгость или нестрогость сравнения, т.е. А>В или А>В, А<В или А<В. Если на входе "=" стоит 1 – все неравенства строгие (>, =, <), в остальных случаях – согласно таблицам функционирования (см., например, /5/, где приведен также способ наращивания разрядности схемы сравнения).
К арифметическим устройствам, применяемым в системах управления, относятся сумматоры и перемножители. на основе этих устройств (и даже только на основе сумматоров) можно построить схемы, выполняющие все арифметические операции. В семействе ТТЛ выпускаются:
ИМ5 – сдвоенный одноразрядный сумматор,
ИМ6 – четырехразрядный сумматор с параллельным переносом,
ИМ6 – четырехразрядный сумматор-вычитатель,
ИП4 – 4m-разрядное устройство параллельного переноса,
ИП8 – 4х2-разрядная схема умножения,
ИП9 – 8-разрядный последовательно-параллельный двоичный перемножитель.
В
Рис. 42
Быстрые умножители двух чисел широко применяются в различных (в т.ч. микропроцессорных) устройствах ЧПУ, поскольку они существенно ускоряют траекторные расчеты. Например, для БИС умножителей К1802ВР4 (12х12 разрядов) и К1802ВР5 (16х16 разрядов) время умножения не превышает 110 нс.
На УГО сумматоры обозначаются SM, устройства параллельного переноса – CRU (carry unit), умножители – MPL.
В семейство ТТЛ входят также многофункциональные арифметико-логические устройства (ALU): ИП3, которое выполняет 16 логических и 16 арифметических операций, и ИК2, выполняющее 3 логические и 3 арифметические операции. Программирование (выбор операции) задается кодом, подаваемым на управляющие входы. АЛУ ИП3 имеет выход "А=" и может использоваться для контроля равнозначности двух кодовых комбинаций. АЛУ являются основой микропроцессорных наборов, например, в серии К589 это ИК02 (2 разряда), в серии К1804 – ВС2 (4 разряда), в серии К1801 – ВМ1 и ВМ2 (16 разрядов). Секционные АЛУ должны применяться с соответствующими CRU. Функционирование микропроцессорных АЛУ описано в соответствующей литературе (например, в /1/).
Лекция 8. Комбинационные микросхемы с программируемыми функциями и пзу
8.1. ПЛМ и ПМВ
Средством унификации аппаратной базы сложных логических узлов являются "полуфабрикаты" логики – программируемые матрицы вентилей и программируемые логические матрицы, представляющие собой матрицы шин, в узлах которых размещаются однонаправленные элементы связи, например, диоды или транзисторы.
Упрощенно ПМВ может быть представлена /1/ в виде структуры (рис. 43). В исходном состоянии каждая горизонтальная шина связана с каждой вертикальной цепочками однонаправленной связи, включающими, например, диод и плавкую перемычку (ПП).
Таким образом,
для любого yi
в ПМВ реализована функция
,
то есть
.
Чтобы получить логическую функцию
,
лишние связи нужно удалить путём
пережигания ПП.
Если мы хотим
получить, н
Рис. 43. Структура ПМВ
,
,
то, программируя матрицу, следует
сохранить лишь связи, отмеченные на рис.
43 знаком Х.
Возможности ПМВ в реализации y=f (x) ограничены, поэтому чаще используют двухуровневые ПЛМ. на первом уровне выполняется операция И над входными переменными и их инверсиями и формируются промежуточные переменные – конъюнкции. на втором уровне реализуется функция ИЛИ над этими конъюнкциями (рис. 44).
Рис. 44. Структура двухуровневой ПЛМ
Перемычки могут быть металлическими (вначале изготовлялись из нихрома, позднее из титановольфрамовых и других сплавов) или поликристаллическими (кремниевыми). В исходном состоянии запоминающий элемент хранит логическую единицу, логический нуль нужно записать, расплавляя перемычку – fuse. Создание части перемычек соответствует схемам, которые в исходном состоянии имеют непроводящие перемычки в виде пары встречно включенных диодов или тонких диэлектрических слоев. В исходном состоянии сопротивление такой цепочки настолько велико, что практически равноценно разомкнутой цепи, и запоминающий элемент хранит логический нуль. Для записи единицы к диодам прикладывают повышенное напряжение, пробивающее диод, смещенный в обратном направлении. Диод пробивается с образованием в нем короткого замыкания и играет роль появившейся проводящей перемычки. Схемы с тонкими пробиваемыми диэлектрическими перемычками (типа antifuse) наиболее компактны и совершенны. Их применение характерно также для постоянных запоминающих устройств (см. ниже).
Среди отечественных ПЛМ широко использовались однократно программируемые КР556РТ1 и КР556РТ2 с плавкими нихромовыми перемычками. Они имеют 16 входов, 8 выходов, реализуют 48 конъюнкций, их матрица ИЛИ выполнена на транзисторах с ПП в цепи эмиттера. РТ1 имеет выход с ОК, РТ2 – с тремя состояниями. Обе имеют также вход разрешения для выдачи (ОЕ – output enable).
На ПЛМ можно строить как комбинационные схемы, так и схемы с памятью, соединяя нужные выходы со входами.
Часто ПЛМ используются на этапе макетирования новых узлов и при выпуске малых серий. При более высоком объеме выпуска аппаратуры можно заказать ПЛМ с заданными соединениями на заводе-изготовителе.
Усложнение ПЛМ за счет введения в состав кристалла триггеров, регистров и других узлов привело к появлению нового поколения таких микросхем: ПЛИС (программируемые логические ИС), ПКЛП (программируемые контроллеры логических последовательностей) и другие.
Основным направлением дальнейшего совершенствования ПЛИС является их перевод на новые технологии, обеспечивающие электрическое программирование и ультрафиолетовое или электрическое стирание функциональных связей.