13. Последовательностные цифровые устройства: триггеры, счетчики, память.

13.1. Триггеры

Триггеры являются простейшими, элементарными конечными (цифровыми) автоматами, обладающими памятью. В более сложных дискретных устройствах они служат для хранения одного разряда двоичных чисел (одного бита информации). Практически все последовательностные устройства выполняются на основе триггеров. Триггер, как конечный автомат, характеризуется следующими свойствами:

- на входах возможное число внутренних состояний—два (единица или нуль), что соответствует одной внутренней переменной, обозначаемой для триггеров обычно буквой Q;

-число выходных переменных у - одно; значение переменной y совпадает со значением Q, т.е.

у^t+1=Q^t+1 , (13.1)

-число входных переменных x зависит от типа триггера.

Наряду с выходом Q, называемым прямым, триггер имеет инверсный выход Q` . Состояние триггера определяется значением прямого выхода Q. Говорят, что триггер находится в единичном состоянии, если Q = 1, и в нулевом, если Q=0. Изменение состояния триггеров под действием входных сигналов происходит скачкообразно. Само название «триггер» происходит от английского слова «trigger» - спусковой крючок (курок) огнестрельного оружия, поэтому к триггерам часто применяют выражение «взводить», т.е.устанавливать его в единичное состояние, и «спускать, сбрасывать» при переводе его в нулевое состояние.

Разработано большое число типов триггеров, которые по функциональному признаку можно разделить на четыре основных типа:

-триггеры с двумя установочными входами-RS-триггеры. Вход R сбрасывает триггер в нулевое состояние («reset» -сбрасывать), а вход S устанавливает в единицу («set» - устанавливать);

-триггеры задержки с одним входом - D-триггеры («delay» -задержка);

-триггеры с одним счетным входом - T-триггеры;

-универсальные триггеры с несколькими входами.

Как и любые конечные автоматы, триггеры могут быть асинхронными и синхронными (тактируемыми). В асинхронных изменение состояния происходит непосредственно с приходом входного сигнала, а в синхронных -лишь при подаче синхронизирующего (тактового) сигнала в соответствии со значениями сигналов.

При этом различают триггеры со статическими и динамическими входами. Входы, управляемые потенциалами (уровнями напряжения), называют статическими (включая и сигнал синхронизации), а управляемые перепадами потенциалов (фронтами импульсов напряжения) - динамическими.

Асинхронный RS-триггер. На выходе элементов И-НЕ и ИЛИ-НЕ имеются усилители-инверторы. Поэтому на двух таких элементах можно выполнить триггер, если вход одного элемента соединить с выходом другого. Полученный таким образом триггер является асинхронным RS-триггером. Он имеет два входа:

S – установки триггера в 1,

R – установки триггера в 0.

Выход называется прямым выходом, определяющим его состояние, а выход (или Q`)- инверсным. Знак черты или `над значением сигнала указывает на инверсию. Асинхронный RS-триггер – простейший интегральный триггер, применяющийся самостоятельно, а также входящий в состав более сложных интегральных триггеров в качестве запоминающей ячейки. Асинхронный RS -триггер - это элементарный автомат с памятью. Если на триггер не подавать никаких внешних управляющих сигналов, он обеспечивает хранение своего состояния Q, равного единице или нулю, сколь угодно долгое время. Триггер на основе двух элементов ИЛИ-НЕ с двумя входами каждый представлен на рис. 13. 1 а, б.

Схема имеет два входа и два выхода. Входными для схемы являются сигналы установки триггера в единицу -S и сброса триггера в ноль-R. Выходами схемы являются прямой выход состояния триггера Q и инверсный выход Q`. Входные сигналы подаются на один из входов схем ИЛИ-НЕ.

На другие входы схем подаются сигналы с выходов Q и Q`. Запоминающие свойства триггера обеспечивает перекрестное соединение выходов Q и Q` со вторыми входами элементов ИЛИ-НЕ.

Рис. 13.1. Схема (а) и условное изображение (б) асинхронного RS-триггера на элементах ИЛИ-НЕ со статическими входами S (Set – установка триггера в 1) и R (reSet – обнуление)

Предположим, что на входах R и S триггера поддерживались сигналы лог. 0 и в некоторый момент на вход S триггера была подана лог. 1. Тогда на выходе нижнего элемента ИЛИ-НЕ, соответствующего выходу Q`, будет лог.0, который по перекрестной связи будет подан на второй вход верхнего элемента ИЛИ-НЕ. Так как на обоих входах верхнего элемента ИЛИ-НЕ будут лог. 0, на его выходе Q установится лог. 1 и триггер установится в единицу. Эта лог. 1 по перекрестной связи будет подана на второй вход нижней схемы ИЛИ-НЕ, поэтому даже если на входе S будет лог.0, она принудительно будет поддерживать на выходе нижнего элемента лог.0, а тот, в свою очередь, - лог. 1 на выходе верхнего элемента. Таким образом, триггер «запомнит» единичное состояние. Если теперь на вход R подать лог. 1, верхний элемент сформирует на своем выходе лог. 0, который установит на выходе нижнего элемента лог. 1. Теперь выходы верхнего и нижнего элементов ИЛИ-НЕ будут взаимно поддерживать лог. 0 на выходе Q и лог. 1 на выходе Q`. Таким образом, триггер «запомнит» нулевое состояние. Если на входы S и R одновременно подать лог 1, состояние на выходе триггера будет неопределенным, поэтому эта комбинация является для асинхронного RS триггера запрещенной.

Переключающим сигналом для рассматриваемого триггера является 1, а так же то, что входы связаны зависимостью, которая отражается переключательной таблицей (табл.13.1).

Таблица 13.1

0	0	состояние триггера не изменяется
1	0	1	0
0	1	0	1
1	1	запрещенное состояние

RS-триггер на элементах И-НЕ. Аналогичная схема асинхронного RS -триггера может быть синтезирована на элементах И-НЕ (рис. 2). Особенностью схемы являются инверсные входы S и R. Это означает, что для перевода триггера, например, в состояние лог. 1 нужно на вход S подать не единичный, а нулевой сигнал, а в состоянии покоя на входы S и R лог. 1. В остальном работа схемы аналогична предыдущей. Условное изображение RS-триггера с инверсными входами показано на рис. 13. 2.

Переключательная таблица рассматриваемого триггера имеет вид (табл. 13. 2).

Рис. 13. 2. RS-триггер на элементах И-НЕ.

Таблица 13.2

0	0	запрещенное состояние
0	1	1	0
1	0	0	1
1	1	состояние триггера не изменяется

Асинхронный RS -триггер является базовым элементом памяти, на основе которого в интегральной схемотехнике строятся многочисленные ИС триггерных и других устройств, обладающих памятью. При этом часто входы RS выводятся на контакты микросхемы наряду с основными управляющими входами. В этом случае входы S и R называются входами асинхронной установки в единицу и в ноль.

Синхронный RS-триггер (RSC-триггер). Из-за задержки переключения логических элементов в цифровых автоматах возможны режимы состязаний, в результате которых выходной сигнал на некоторое время принимает ложные значения. Устранить такие ошибки позволяет способ временного стробирования.

Вырабатываемый устройством сигнал в этом случае передается на последующие устройства не непрерывно, а только в такой отрезок времени, когда искажение правильных значений выходного сигнала за счет состязаний заведомо исключено.

Временное стробирование обеспечивается синхронизирующими импульсами, поэтому синхронный RS-триггер кроме информационных входов R и S имеет вход С, на который подается синхронизирующий сигнал (рис. 13. 3).

Синхронизация осуществляется включением на каждом входе асинхронного RS -триггера дополнительного элемента И. Теперь сигналы S u R смогут пройти на входы триггера только при наличии синхронизирующего сигнала С.

Таким образом, для устранения ложного срабатывания триггера, кроме стационарных информационных входных S- и R-сигналов, подаются синхронизирующие (тактирующие) сигналы на добавочный C-вход, которые способствуют установлению состояний S- и R-входов триггера.

Рис. 13.3. Одноступенчатый RSC-триггер с прямыми входами

При подаче на C-вход RSC-триггера тактирующего сигнала (С=1) состояния S- и R-входов передаются на соответствующие входы RS-триггера, входящего в состав RSC-триггера, переключение которого определяется таблицей, рассмотренной ранее ( табл. 1). При отсутствии тактирующего сигнала (С=0) информация с R- и S-входов не передается и триггер не переключается.

За счет дополнительного инвертирования во входных элементах И-НЕ сигналы R и S становятся не инверсными, как это было в асинхронном триггере, а прямыми (рис. 13.4).

Рис. 13.4. Одноступенчатый RSC-триггер с инверсными входами

Принцип действия данного триггера аналогичен RSC-триггеру с прямыми входами, его переключение определяется таблицей, рассмотренной ранее ( табл. 13.2).

Двухступенчатый RSC-триггер (RSC-триггер с

динамическим C-входом)

Устойчивая работа триггеров в схемах с передачей информации между триггерами возможна только при условии, что перевод триггера в новое состояние осуществляется после завершения передачи информации о прежнем его состоянии в следующий за ним триггер. Выполнение этого условия обеспечивается в двухступенчатых триггерах, состоящих из двух одноступенчатых триггеров. Сначала информация записывается в первый триггер (обычно по переднему фронту сигнала С), а затем переписывается во второй (по заднему фронту). Такой принцип построения триггеров иногда называют MV-принципом (от англ. «master-slave» - хозяин-раб). Все рассмотренные типы триггеров могут быть построены по MV –принципу (на схемах их обозначают TT).

Рис. 13.5. Двухступенчатый RSC-триггер

При С=1 первая ступень (триггер ) принимает информацию с входов S и R, которая определяет состояние выходов и , но при этом вторая ступень (триггер ) не переключается, т.к. на его тактирующий C-вход поступает логический 0 с инвертора.

При С=0 наоборот первая ступень не переключается, а информация с входов и определяет состояние второй ступени , т.к. на его C-вход приходит 1 с инвертора.

Триггер задержки (D-триггер). Триггер задержки имеет единственный входной сигнал, обозначенный буквой D. Значение сигнала на выходе Q такого триггера в такт (t + 1) равно значению сигнала на входе D в предыдущем такте t. Таким образом, входной сигнал передается на выход с задержкой на один такт, т. е.

Q ^t+1= D ^t. (13.2)

Синхронный D-триггер функционирует в соответствии с табл. 3, из которой видно, что при отсутствии синхроимпульсов (С=0) состояние триггера остается неизменным. При условии С = 1 триггер передает на выход сигнал, поступивший на его вход в предыдущем такте. Для синтеза синхронного D-триггера воспользуемся асинхронным RS-триггером. Как видно из таблицы, сигнал на входе D должен воздействовать на триггер только в том случае, когда имеется единичный уровень сигнала С. Следовательно, как и в случае синхронного RS -триггера, на входе D-триггера должны быть двухвходовые элементы И, пропускающие сигнал с входа D если С= 1.

Таблица 13.3

Такт t			Q t+1	Такт t			Qt+1
Сt	Dt	Qt		Ct	D'	Q'
0	0	0	0	1	0	0	0
0	0	1	1	1	0	1	0
0	1	0	0	1	1	0	1
0	1	1	1	1	1	1	1

Теперь обратимся к правой части таблицы. Переход триггера в состояние единицы должен происходить, когда на входах воздействуют сигналы С= 1 и D = 1. Значит, при таком сочетании сигналов на входе S` асинхронного RS-триггера должен быть нуль, т.е. S` = (CD)`. Переход триггера в состояние нуля должен происходить когда на входах имеется комбинация С = 1, D = 0. Значит, на входе R` асинхронного RS-триггера при таком сочетании сигналов также должен быть нуль, т.е. R` = (CD)`. Поскольку сигнал на входе S формируется в момент, когда С= 1, и соответствует инверсному значению D, его можно использовать для формирования сигнала R, т.е. R=CS. Это же рассуждение можно получить и чисто формально с помощью алгебры логики:

(13.3)

Рис. 13.6. Синхронный D-триггер (а), его условное обозначение (б) и его использование в качестве T-триггера (в)

Следовательно, D-триггер может быть синтезирован на основе асинхронного RS -триггера (рис. 13.6, а). Пунктиром обведена схема асинхронного RS -триггера, верхняя схема И-НЕ формирует сигнал на входе S` асинхронного RS -триггера, а нижняя -на входе R`.

D-триггер на основе синхронного RSC-триггера, дополненного инвертором, имеет один информационный D-вход и тактовый C-вход (рис. 13.7).

Рис. 13.7. D-триггер на основе из синхронного RSC-триггера

Исходя из временной диаграммы (рис. 13.8) можно сделать вывод, что -состояние D-триггера определяется состоянием D-входа, но повторяет его только с приходом на C-вход тактирующего импульса (С=1). При С=0 состояние D-триггера не меняется даже при изменении информации на D-входе, т.е. триггер меняет состояние с задержкой только с приходом сигнала С=1.

Рис. 13.8. Временная диаграмма D-триггера

D-триггер можно выполнить двухступенчатым (рис. 13.9, а) и в счетном режиме (рис. 13.9, б).

Рис. 13.9. Двухступенчатый D-триггер

Триггер со счетным запуском (Т-триггер). Триггер со счетным запуском должен переключаться каждым импульсом на счетном входе Т (или С). Булеву функцию, отражающую работу T-триггера, можно представить так: триггер инвертирует свое предыдущее состояние при подаче на его вход T единичного сигнала, т.е. Q ^t+1 = при T = 1. Соответствующая таблица переключений T-триггера представлена в табл. 13.4. Вход T называют счетным входом триггера. При подаче на триггер первого единичного сигнала он устанавливается в единицу, при подаче второго сбрасывается в нуль, третьего - опять в единицу и т.д. Таким образом, изменение выходного сигнала происходит с частотой, вдвое меньшей, чем входного. Это позволяет использовать T-триггер для синтеза двоичных счетчиков, в которых каждый триггер соответствует одному двоичному разряду.

Таблица 13.4

Такт t		Qt+1
Tt	Qt
0	0	0
1	0	1
0	1	1
1	1	0

T-триггер может быть синтезирован на логических элементах И-НЕ или ИЛИ-НЕ, однако чаще всего для этого используют имеющийся в составе серий интегральных микросхем D-триггер. Превращение D-триггера в T-триггер осуществляется с помощью соответствующего соединения выводов микросхемы.

Так, если в синхронном D-триггере вход D соединить с инверсным выходом Q`, то он превращается в T-триггер. Действительно, если просмотреть в таблице переключений D-триггера строки, в которых состояние триггера Q меняется на противоположное (строки 2 и 3 правой части табл. 3), увидим, что значение сигнала на входе D противоположно значению Q. Поскольку сигнал на выходе Q` всегда противоположен состоянию Q, то, подавая счетные сигналы T вместо синхроимпульсов на вход С (рис. 6, в), из D-триггера получаем T-триггер.

Для устранения ложных переключений Т-триггера и непредсказуемости его окончательного состояния, используют двухступенчатый RSC-триггер с входами и выходами, соединенными определенным образом (рис 13.10).

Рис. 13.10. Двухступенчатый T-триггер

С приходом переднего фронта (положительный перепад 0→1) счетного импульса на C-вход первая ступень переключается (состояния выходов и изменяется), но вторая ступень не переключается, т.к. через инвертор на её C-вход поступает 0.

Через время (длительность счетного импульса) на C-вход ступени приходит задний фронт (отрицательный перепад 1→0) счетного импульса, который не изменяет состояние первой ступени, но переключает вторую ступень , ме-

няя состояние выходов и . Одновременно с изменением выходов второй ступени меняется состояние входов S и R первой ступени, т.к. S-вход соединен с - выходом, а R-вход с - выходом, что автоматически подготавливает триггер к приему следующего счетного импульса.

DV-триггер. На рис. 13.11 приведена схема DV-триггера и его условное графическое изображение. Легко понять, что при V=1 он функционирует аналогично D-триггеру.

Рис. 13.11. DV-триггер

Если на V-входе установить логический 0, то триггер блокируется: его состояние остается таким, каким оно было до этой установки вне зависимости от смены сигналов на D-входе и поступления синхронизирующих импульсов. Возможность отключать DV-триггер от информационных сигналов расширяет его функциональные возможности по сравнению с D-триггером. D-триггеры используются в быстродействующих цифровых устройствах, т.к. информация поступает только по одной шине – на D-вход.

JK-триггер. JK-триггеры обычно выполняются тактируемыми. JK -триггер имеет два входа J и К. Его работа описывается таблицей переключений (табл. 13.5), из которой видно, что при комбинации сигналов J= 1 и К= 1 (третий и седьмой наборы) триггер инвертирует свое предыдущее состояние, т. е. при конъюнкции JK =1, Q ^t+1 = .

Таблица 13.5

Такт t				Qt+1	Такт t				Qt+1
Номера наборов	Кt	Jt	Qt		Номера наборов	Кt	Jt	Qt
0	0	0	0	0	4	0	0	1	1
1	0	1	0	1	5	0	1	1	1
2	1	0	0	0	6	1	0	1	0
3	1	1	0	1	7	1	1	1	0

В остальных случаях JK -триггер аналогичен RS-триггеру. При этом вход J эквивалентен входу S, а вход К—входу R. В интегральной схемотехнике распространены синхронные JK -триггеры с динамическим входом синхроимпульсов С (рис. 13.12, а). Эти триггеры путем несложной коммутации внешних выводов можно превратить в схемы, выполняющие функции RS- , D- и T-триггера. Поскольку T-триггер меняет свое состояние на противоположное при подаче каждого единичного сигнала на счетный вход T, используем аналогичное

Рис. 13.12. Условное обозначение динамического JK-триггера (а) и его использование в качестве D-триггера (б), T-триггера (в) и RS-триггера (г)

свойство JK -триггера инвертировать свое состояние при одновременной подаче единичных сигналов на входы J и К. Таким образом, для превращения JK -триггера в T-триггер достаточно соединить входы J и К и подавать на них счетные сигналы T (рис. 13.12, в).

Чтобы из JK-триггера получить D-триггер, достаточно на вход J подавать прямое значение сигнала D, а на вход К - инверсное, т.е. необходим лишь один инвертор. При этом единичное значение сигнала D будет взводить триггер через вход J, а нулевое -сбрасывать через вход K (рис. 13.12, б). Наконец, если на вход J подавать сигналы S, а на вход К -сигналы R, то JK-триггер будет выполнять функции RS-триггера (рис. 13.12, г).

Наконец, если на вход J подавать сигналы S, а на вход К -сигналы R, то JK-триггер будет выполнять функции RS-триггера (рис. 13.12, г).

Таким образом, JK-триггер имеет информационные входы J и K, которые по своему влиянию аналогичны входам S и R тактируемого RSC-триггера: при J=1, K=0 триггер по тактовому импульсу устанавливается в состояние Q=1; при J=0, K=1 – переключается в состояние Q=0, а при J=K=0 – хранит ранее принятую информацию. Но в отличие от RSC-триггера одновременное присутствие логических 1 на информационных входах не является для JK-триггера запрещенной комбинацией; при J=K=1 триггер работает в счетном режиме, т.е. переключается каждым тактовым импульсом (рис. 13.13).

Рис. 13.13.Тактируемый JK-триггер

На базе тактируемого JK-триггера можно реализовать T-триггер (рис. 13.14, а), D-триггер (рис. 13.14, б) и DV-триггер (рис. 13.14, в). Триггеры выполняются в виде ИС средней степени интеграции. Обычно они имеют дополнительную логику во входных цепях,

Рис. 13.14. T-триггер ( а), D-триггер (б) и DV-триггер (в)

благодаря чему обычный триггер может иметь уже не один, а несколько входов. Часть этих входов может использоваться как информационные, а часть - как управляющие (разрешающие или запрещающие запись). ИС триггеров могут иметь входы асинхронной установки R, S, которые воздействуют на элемент памяти триггера непосредственно, минуя входные цепи, и являются доминирующими по отношению к другим входам. В одном корпусе ИС размещается до четырех триггеров, число которых ограничивается количеством выводов микросхемы.

Рис. 13.15. Обозначения и схемы триггеров в программе Elektroniks Workbench

большинства узлов аппаратуры. При этом опрокидывание (срабатывание) синхронных триггеров происходит только при участии тактовых импульсов, длительность которых гораздо меньше их периода. В остальное время на входные сигналы, (равно как и помехи различного происхождения триггер не реагирует. Схема JK-триггера показана на рис. 13.15, в, а его аналогов в программе EWB - на рис. 13.15, г, где обозначено: J, К - информационные входы; > - тактовый вход; вывод сверху - асинхронная предустановка триггера в единичное состояние (Q = 1) вне зависимости от состояния сигналов на входах (функционально аналогичен входу S RS-триггера); вывод внизу - асинхронная предустановка в нулевое состояние (так называемая очистка триггера, после которой Q` = 1); наличие кружочков на изображениях выводов обозначает, что активными являются сигналы низкого уровня, а для тактового входа - что переключение триггера производится не по переднему фронту тактового импульса, а по его срезу (по заднему фронту импульса).

D-триггер можно образовать из любого синхронного RS- или JK-триггера, если на их информационные входы одновременно подавать взаимно инверсные сигналы D и D` (рис. 13.15, е, д). Функциональные схемы D-триггеров с предустановкой; и без нее показаны на рис. 13.15, ж.

DV-триггеры представляют собой модификацию D-триггеров. Их логические функции определяются наличием дополнительного входа V, играющего роль разрешающего по отношению к входу D (рис. 13.15, з).

Т и TV-триггеры (счетные триггеры) имеют один информационный Т-вход. Смена состояний здесь происходит всякий раз, когда входной сигнал меняет свое значение в определенном направлении - от нуля к единице или от единицы к нулю; это единственный вид триггера, текущее состояние

которого определяется не информацией на входах, а состоянием его в предыдущем такте. По способу ввода входной информации Т-триггеры могут быть асинхронными и синхронными. Способы образования Т-триггеров на базе JK- и D-триггера показаны на рис.13.15, и.

На рис.13.15, к представлен JK-триггер ИМС 7472 (155ТВ1) с тройными J- и К-входами, обозначенными соответственно Jl, J2, J3 и Kl, K2, КЗ. Они принимают данные, когда, PRE`(S`)= CLR`(R`)=В (высокий уровень). Триггер здесь двухступенчатый для тактового входа требуется полный импульс. Положительным фронтом комбинация JK загружается в триггер-мастер, отрицательным срезом переносится в триггер помощник, и появляется на выходах Q и Q`. На рис.13.15, л представлена ИМС 7474 (155ТМ2), которая содержит 2 D-триггера. Входы CLR`(R`) и PRE`(S`)- асинхронные с активным уровнем Н (низкий уровень). Уровень на входе D надо зафиксировать перед приходом тактового перепада. Входы CLK(C) и D отключены, если на CLR`(R`) и PRE`(S`) противоположные уровни В и Н, если на последних Н, Н – на выходах неопределенность, когда В, В- в триггер загружается D. Для исследования триггерных схем необходимо подключать на входы триггеров генератор слова, и на выходах светодиодные индикаторы, при этом для тактирования триггеров требуется использовать выход синхронизации генератора. Конечной задачей исследования является получение таблицы истинности, являющейся одной из основных характеристик триггера. Получение ее целесообразно проводить в следующем порядке.