книги из ГПНТБ / Караваев, Н. И. Электронные цифровые вычислительные машины и программирование учеб. пособие
.pdf
|
|
- |
70 |
- |
|
|
тока, |
который и является |
выходным сигналом |
схемы. На рис. |
|||
2.9,6 |
показано |
условное |
изображение такой |
схемы. |
||
Следовательно собирательные схемы, имея несколько вхо |
||||||
дов и один выход, собирают сигналы с различных схем. |
||||||
Наибольшее применение находят собирательные схемы на |
||||||
диодах |
и феррит-транзисторных ячейках. |
|
||||
|
|
Схемы |
совпадения |
|
||
На рис. 2.10 |
приведена |
схема |
совпадения на диодах. |
|||
При отсутствии |
входных сигналов |
все диоды открыты и, вслед |
||||
ствие протекания тока через сопротивление |
R0 , диоды |
|||||
Дд и сопротивления |
R1 -^-R3 , |
на выходе |
схемы устанав |
ливается определенное напряжение относительно "земли". Для данной схемы устанавливают определенное /пороговое/ значе ние выходного сигнала. Пока выходной импульс имеет ампли туду меньше этого значения,считается, что выходной сигнал отсутствует. Поэтому в рассматриваемой схеме выходной сиг нал достигнет требуемого значения только тогда, когда сиг налы на все входы поступят одновременно. В этом случае все диоды окажутся закрытыми на время действия входных сиг-
Рис. 2.10. Схема совпадения на диодах
|
- 71 - |
|
налов, а на выходе |
схемы напряжение повышается до + |
Еа , |
т . е . образуется положительный импульс напряжения. |
|
|
Во всех остальных случаях импульс на выходе будет мень |
||
ше порогового, что |
считается отсутствием выходного |
сигнала. |
Рис. 2.11. Схема совпадения на транзисторах |
|
|
|||
Схема совпадения на транзисторах изображена |
на |
рис. |
|||
2 . 1 1 . В исходном |
состоянии транзисторы Tj и Tg |
закрыты, |
|||
поэтому на выходе |
схемы напряжение будет примерно |
равно |
|||
- E R . При одновременном поступлении |
сигналов на входы А и |
||||
В оба транзистора открываются на время действия входных |
|||||
сигналов и через |
них и сопротивление |
R K потечет |
ток, ко |
||
торый вызовет падение напряжения'на сопрозивлении |
R к . Т а |
||||
ким образом, на выходе схемы образуется выходной сигнал, |
|||||
представленный положительным импульсом |
напряжения. |
|
|||
Если поступит |
сигнал только наодин |
вход, то |
один тран |
зистор останется закрытым. Поэтому через сопротивление R K и транзисторы ток протекать не будет и, следовательно, вы
ходной |
сигнал |
не образуется. |
|
|
Схема совпадения на ФТМ на два |
входа может быть выпол |
|||
нена с |
помощью трех модулей /рис. |
2.12,а/. Принцип работы |
||
такой схемы состоит в следующем. |
|
|
||
На вход записи модуля 2 постоянно с частотой В посту |
||||
пают импульсы |
записи. Входной сигнал X поступает |
на вход |
||
записи |
модуля |
1, а входной сигнал |
У поступает на |
вход за |
прета |
модуля |
2. |
|
|
- 72 -
|
П . |
П . П |
. П |
. |
|
i |
I |
1 |
|
|
I |
' |
|
|
|
I |
I |
' |
|
|
n |
h |
h |
, |
|
|
Ф |
|
|
Рис. 2.12. Схеыа совпадения |
на два входа |
на ФТМ |
|
|
Если одновременно поступят |
сигналы на входы X и У, |
то |
на выходе модуля 3 будет выходной импульс. Если сигнал по
ступает только |
на вход Х,то записи в модуль |
3 с модуля |
1 |
||
не произойдет, |
т.к. с |
модуля 2 поступает |
импульс, запре |
||
щающий запись. |
Поэтому |
выходного импульса |
с |
модуля 3 |
не |
будет. Если сигнал поступит только на вход У, то выходно
го импульса |
с модуля 3 также не будет, т.к. |
на него |
не |
поступает импульс записи с модуля 1. На рис. |
2". 12,6 |
пока |
|
зан порядок |
следования импульсов серии А и В. |
Таким обра |
|
зом схема реализует логическую операцию "И" |
Р * X ' |
У. |
В ЭЦВМ находят широкое применение схемы совпадения на два, три и более входов.
Схеыа запрета
Схема запрета реализует логическую операцию запрета. На рис. 2.13,а изображена схема запрета на одной ферриттранзисторной ячейке. В исходном состоянии схемы феррит находится в состоянии намагниченности - Bp.
Если в некоторый момент вярмени поступил сигнал только
на вход X, то ячейка устанавливается в состояние " 1 " . В мо-
- 73 -
мент поступления сигнала считывания феррит ячейки перемаг-
ничивается |
в состояние намагниченности |
- Bp а |
открывается |
||
трвнаистор, |
а череа сопротивление R K |
пройдет |
импульс |
тока, |
|
который и является выходным сигналом. |
|
|
|
||
В случае одновременного поступления сигналов на входы |
|||||
X в У феррит ячейки останется |
в состоянии намагниченности |
||||
- Bp , так |
как магнитные поля |
обмоток |
ШзпиШмпрравны, |
но |
противоположны по направлению. Следовательно, при поступле нии сигнала считывания транзистор останется закрытым, т . е .
ни выходе |
сигнал отсутствует. На рис. 2.13,6 представлено |
условное |
обозначение схемы. |
Рис. г.13. Схема запрета на ФТЯ
Эта схема проста, но ей присущ серьезный недостаток, заключающийся в тон, что предъявляются жесткие требования к параметрам и времена поступления входных сигналов. Чаще применяется схема запрета, наот*р*женная на рис. 2.14.
Схема выполнена на трех феррит-транзисторных модулях. При поступлении на вход модуля 1 только сигнала X через такт с выхода модуля 3 будет выходной сигнал. Если же будут
- 74 -
|
|
Рис. |
2.14. Схема запрета на трех ФТМ |
|
|
|
|
|
||||||
одновременно поступать на вход модуля 1 сигнал X, а на |
||||||||||||||
вход |
|
модуля 2 |
- сигнал У, то перезаписи сигнала X с |
моду |
||||||||||
ля |
1 на |
3-ий |
не произойдет /этому помешает сигнал |
запре |
||||||||||
те |
с |
|
модуля 2 / , и поэтому |
с выхода |
модуля |
3 |
сигнала |
не бу |
||||||
дет. |
|
Таким образом, |
схема |
реализует |
операцию |
запрета |
||||||||
? |
« |
ХУ. |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Схемы запрета чаще всего приценяются в различных схе |
|||||||||||
мах управления. |
|
|
|
|
|
|
|
|
|
|||||
|
|
|
|
|
Схема |
отрицания равнозначности |
|
|
|
|||||
|
Эта схема реализует логическую операцию "ИЛИ-ИЛИ". |
|||||||||||||
На рис.'2.15 |
представлена |
схема |
отрицания |
равнозначности. |
||||||||||
Принцип работы ее состоит в следующем. В модуль 1 |
|
с |
||||||||||||
частотой |
В все |
время |
происходит запись " 1 " . |
Если |
с |
частотой |
||||||||
А придет |
один |
из сигналов: или X, |
или У, |
то эта |
" I |
м будет |
||||||||
считана с модуля 1 и перезаписана |
или во |
2-ой, или в |
3-й |
|||||||||||
/если |
|
пришел только |
сигнал Х- то в модуль |
|
3, |
а если пришел |
||||||||
только |
сигнал |
У - то |
в модуль 2/; через 1/2 |
такта |
на |
выходе |
||||||||
схемы |
будет сигнал. |
|
|
|
|
|
|
|
|
|
- 75 -
Х~У
Рис. 2.15. Схема отрицания |
равнозначности |
|
|
В случае прихода одновременно |
обоих сигналов на г:- -, |
||
модуля 1 перезаписи " 1 " с него на |
2-ой и 3-ий не про: |
||
дет /этому препятствуют сигналы в |
обмотках запрета |
2- |
|
3-го модулей/ и поэтому сигнала с |
выхода схемы не |
буд |
|
Таким образом, схема реализует операцию отрицания |
|||
равнозначности /"ИЛИ-ИЛИ"/ |
Р = Х~У. |
|
$ 2.3. Т Р И Г Г Е Р Ы
Триггеры являются наиболее распространенными ц> ми элементами вычислительных машин. В зависимости от ципа работы они бывают статические /потенциальные, т с импульсные/ и динамические.
Статический потенциальный триггер
Статическим триггером называется устройство, имеющее два устойчивых состояния электрического равновесия и пер1 ходящее скачком из одного состояния в другое каждый pas.
- 76 -
е~ а,
Рис. 2.16. Статический триггер
когда входной сигнал превысит некоторое пороговое значе ние.
Устройство и принцип работы триггера рассмотрим по схеме /рис. 2.16/. На этом же рисунке покавано условное изображение триггера на функциональных схемах. Схема триг
гера - симметричная. Это означает, что характеристики |
|
||||||||||
транзисторов |
и |
Tg |
должны быть одинаковыми |
а также |
|
||||||
должны |
быть равными сопротивления |
R< и R2 |
, R3 |
и R4 , |
Rr, и |
||||||
Re 1 R7 |
и Rg |
и конденсаторы С1 |
и С 2 , С3 |
и С4 . |
|
|
|||||
|
Триггер имеет |
три |
входа: |
|
|
|
|
|
|||
- |
вход А /Вх.А |
" |
I |
я / , |
предназначенный |
для |
устаноыш |
три |
|||
|
гера в состояние " 1 " и состоящий из конденсатлуР |
1^ |
, |
||||||||
- |
сопротивления |
R g |
и1 диоде Д^; |
|
установки |
триг |
|||||
вход В /Вх.В |
" 0 П / , |
предназначенный для |
|||||||||
|
гера в состояние "О" и состоящий ив конденсатора С3, |
|
|||||||||
|
сопротивления |
R 7 |
и диода Д^; |
|
|
|
|
|
|||
- |
счетный вход / В х . с ч . / , |
предназначенный |
для |
изменения |
|
||||||
|
состояния триггера |
на противоположное каждым импульсом |
-77 -
исостоящий из конденсатора Gg, сопротивления Rs и диодов Д2 и Д 3 .
Конденсаторы Сз,С^ и Сд с сопротивлениями R7,RgH Re образуют входные дифференцирующие цепочки. Сопротивле ния R, и R2 ограничивают коллекторный ток открытого тран зистора, а вместе с сопротивлениями R 3 - R 6 образуют дели тели напряжения для задания смещения на базы транзисторов.
Выходные сигналы снимаются с коллекторов обоих тран
зисторов |
/точки М| и Mg/. Двум различным |
состояниям |
триг |
||||||
гера |
ставят в |
соответствие коды цифр " 0 В |
и " 1 " . |
|
|||||
Условимся |
считать, что триггер находится в |
состоянии |
|||||||
" 1 " , |
если на |
его |
выходе |
Q /точка М^/ высокий |
потенциал, |
||||
а на |
выходе Р /точка Mg/ низкий потенциал. Если же на вы |
||||||||
ходе |
Q. |
низкий, |
а на выходе |
Р высокий потенциал, то |
триг |
||||
гер находится в состоянии "О". |
|
|
|
||||||
Так как для коллекторного питания триггера, |
изображен |
||||||||
ного на рис. 2.16, используется источник отрицательного |
|||||||||
напряжения - |
Ек , |
то низкому потенциалу соответствует • |
|||||||
женив, близкое к - Е„, а высокому потенциалу - |
нап- |
^ |
|||||||
близкое к нулю. Эти потенциалы показаны на рис. 2 . 1 . |
|
||||||||
После подачи питающих напряжений триггер может уст«ио- |
|||||||||
виться либо в |
состояние |
" 1 " , |
либо, в состояние |
" 0 Н . Это |
объясняется тем, что в момент включения напряжений пита ния, вследствие неидентичности характеристик элементов схемы триггера, через один транзистор, например через Т^, потечет больший ток, чем через транзистор Tg. Вследствие этого повысится потенциал в точке M j , который передается :;а базу транзистора Tg и вызывает закрывание его. Ток че рез транзистор Tg уменьшается, что приводит к понижению
потенциала в точке Mg /из-за |
уменьшения |
падения |
напряжения |
||
на сопротивлении R 2 7 . |
Этот |
пониженный потенциал |
передает |
||
ся через |
сопротивление |
и конденсатор |
Cg на базу тран |
||
зистора |
T j , вызывая его |
дальнейшее открывание. |
|
||
Увеличение тока через транзистор Т^ приводит к дальней |
|||||
шему повышению потенциала в |
точке М| и, |
следовательно, к |
|
|
- |
78 - |
|
еще большему закрыванию транзистора Tg. Этот процесс бу |
||||
дет длиться до тех пор, пока ток через Транзистор |
не |
|||
достигнет максимума, |
определяющегося сопротивлением |
R\ . |
||
По окончании процесса |
транзистор Т| окажется открытым, а |
|||
транзистор Tg - |
закрытым. На выходе Q. будет высокий |
потен |
||
циал, а на выходе Р - |
низкий, т . е . триггер установился в |
|||
состояние " 1 " /см. позицию "а" на рис. 2.17/, |
|
|||
В этом состоянии триггер может находиться до тех пор, |
||||
пока не поступит |
сигнал на вход В или на счетный вход. |
|||
Для перевода |
триггера в |
состояние "О" подается положи |
тельный импульс напряжения на вход В. Этот импульс вызывает
закрывание |
транзистора |
и, |
следовательно, понижение по |
||
тенциала в точке М«, который, |
поступив через |
сопротивление |
|||
|
|
|
6 |
g |
|
|
|
|
Зысогии |
/7 о /тг е'л-</аа |
л. |
|
|
|
|
I |
I |
|
|
|
|
|
± - |
Виж. Р |
|
|
|
|
|
|
. 1 * |
.0° |
|
|
|
|
|
|
|
|
|
в*, в |
1 |
L |
|
|
|
1
А А
IL
Рис. 2.17. Временная диаграмма работы триггера
R3 и конденсатор С| на базу транзистора Tg вызывает от крывание его. Вследствие повышения потенциала в точке Mg повышается напряжение не базе транзистора Т^, и он еще
-79 -
сильнее закрывается. Регенеративный процесс лавинообразно
длится до тех пор, пока полностью |
откроется транзистор Tg |
|||
и закроется транзистор |
. По окончании этого процесса |
|||
/позиция б/ в точке М-j будет низкий потенциал, а в точке |
||||
Mg - высокий потенциал, которые соответствуют состоянию |
||||
"О" |
триггера. |
|
|
|
|
Если теперь |
на вход В подать |
еще один импульс, то триг |
|
гер |
не изменит |
состояния, |
так как |
транзистор Т| закрыт, а |
это означает, что на его базе высокий потенциал, и, следо вательно, диод Д| также закрыт для положительного импуль са.
Аналогичные рассуждения можно провести и по отношению
входа А, если триггер находится в состоянии |
" 1 " . |
|
||
Предположим, что триггер находится в состоянии |
" 1 " |
|||
/позиция |
о/ и поступает импульс |
на счетный |
вход в3х.сч". |
|
Так как |
транзистор Т^ открыт и на |
его базе |
низкий |
потен |
циал, то положительный импульс, пройдя через диод Д*,, рез ко повышает напряжение на базе этого транзистора и вызы вает его закрывание, т . е . начинается регенеративный про цесс, который окончится тем, что триггер перейдет в состоя ние "0 й /позиция г / .
При поступлении на счетный вход второго импульса реге неративный процесс начнется с закрывания транзистора Tg, и триггер перейдет в состояние "1" /позиция д / .
Статические триггеры могут строиться на транзисторах различного типа /р-И-р, й-р-П/, на электронных лампах, феррит-транзисторных ячейках. В настоящее время чаще ис пользуют триггеры на транзисторах и ФТЯ.
Динамические триггеры на ФТМ
Схема триггере с раздельными входами показана на рис.2.18. С приходом импульса "пуск" в модуль 1 записывается "1". Черев 1/2 такта она переписывается в модуль 2, а еще черев 1/2