книги из ГПНТБ / Караваев, Н. И. Электронные цифровые вычислительные машины и программирование учеб. пособие
.pdf- 90 -
ления вычислительных машин.
Одной из важнейших характеристик счетчиков является быстродействие, определяемое максимальной частотой поступ ления импульсов счета, при которой счетчик работает устой чиво.
Быстродействие счетчика ограничивается скорос1ью переб роса первого /входного/ триггера и скоростью передачи им пульсов переноса. Поэтому для повышения быстродействия счет чиков применяют более высокочастотные радиодетали и исполь зуют схемы сквозного переноса мехду триггерами.
Применяя различные комбинации соединений триггеров счет чика, можно получить схемы, позволяющие получить на выходе старшего разряда сигнал после поступления определенного ко личества входных сигналов. Такие схемы называются пересчет ными.
Основной характеристикой пересчетных схем является коэф фициент пересчета. Коэффициент пересчета К - число, равное количеству импульсов, которое необходимо подать на вход счетчика, чтобы получить импульс на выходе старшего разря да. Для обычных двоичных счетчиков коэффициент пересчета
равен 2п, где п - |
число разрядов счетчика, а для пересчет |
|
ных схем он может |
меняться в пределах от |
0 до 2 П . |
Для построения |
таких схем чаще всего |
используются счет |
чики либо с обратными связями между триггерами, либо с ком бинированным соединением выходов триггера со счетным вхо дом триггера соседнего старшего разряда.
Для построения пересчетной схемы с коэффициентом пере
счета |
К с использованием обратных связей необходимо: |
||||||
- |
найти число |
ГП |
, на которое |
надо уменьшить |
количест |
||
во устойчивых состояний |
П-разрядного счетчика: |
|
|||||
|
ГП = 2 П - |
К |
; |
|
|
||
- |
записать число |
ГП |
в |
п-разрядном двоичном |
коде; |
||
- |
с инверсного |
выхода /выхода |
0, / триггера старшего |
||||
разряда счетчика подать обратные связи на входы триггеров |
|||||||
тех разрядов, в которых число |
ГП |
имеет единицы. |
|
- 91 -
v„ea
Рас. 2.25. Пересчетная схема с коэффициентом пересчета К =42
На рис. 2.25 изображена четырехразрядная пересчетная схема с коэффициентом пересчета К-12. После поступления
семи |
импульсов триггеры 1, 2 и 3 установятся в состояние |
|||
" 1 " . |
С поступлением |
восьмого импульса |
эти |
триггеры устано |
вятся |
в состояние и 0 |
" , а триггер 4 - в |
" |
I й . При этом на |
его инверсном выходе возникнет положительный перепад на пряжения, который через линию задержки поступит на вход триггера 3 и установит его в состояние " 1 " . После поступ ления на вход счетчика 12-го импульса все его триггеры пе рейдут в состояние "О" и на выходе старшего разряда возник нет положительный перепад потенциала, который и является
выходным сигналом. |
|
|
С поступлением |
следующих импульсов на вход работа |
пере |
счетной схемы будет |
повторяться, выдавая сигнал на выходе |
|
с поступлением на вход каждого 12-го импульса. |
|
|
Для построения |
пересчетной схемы с использованием |
ком |
бинированного соединения выходов триггеров со входом необ
ходимо |
также |
найти число |
ГП и записать его |
в п-разряд- |
||
ном двоичном |
коде. После этого в разрядах схемы, в которых |
|||||
число |
ГП |
имеет единицы, |
необходимо |
инверсный выход О. |
||
триггера |
соединить со счетным входом |
соседнего |
старшего, |
|||
а в остальных использовать |
прямые выходы Р. |
|
- 92 -
На рис. 2.26 изображена пересчетная схема с использова нием комбинированного соединения "триггеров с коэффициентом К - П .
Рис. 2.26.Счетчик с переменной коммутацией связей между триггерами
Для коммутации связей между триггерами могут быть исполь зованы переключатели, если требуется получение схем пере
счета с коэффициентом находящимся в |
пределах 0 < К < |
2 Л . |
Помимо счетчиков рассмотренного |
вида, т . е . работающих |
|
на сложение, в ЭЦВМ применяются и счетчики обратного |
сче |
та, т . е . работающие на вычитание. Примером такого счетчи ке может быть счетчик, у которого инверсные выходы /выхо
ды 0. / |
триггеров |
соединяются со |
счетным входом триггера |
со |
седнего |
старшего |
разряда. |
|
|
Иногда применяются счетчики, |
которые в зависимости |
от |
некоторых условий могут вести пересчет входных сигналов в сторону сложения и вычитания. Такие счетчики называются реверсивными.
В настоящее время счетчики строятся не только на триг
герах, |
но и на других элементах /феррит-транзисторный |
мо |
дуль, |
феррит-диодная ячейка, динамический триггер и д р . / . |
|
На рисунке 2.27 представлен один разряд двоичного |
счет |
|
чика, |
выполненного на ФТМ. |
|
- 93 -
ditJCOC?
Рис. 2.S7. |
Один разряд двоичного счетчика |
на ФТМ |
|||||
Входные сигналы /счетные импульсы/ поступают на обмотку |
|||||||
чтения |
1-го |
модуля по частоте |
А. На обмотку |
записи этого |
|||
модуля |
с частотой |
|
В |
непрерывно поступают |
импульсы, уста |
||
навливающие его в единичное состояние. Входной сигнал счи |
|||||||
тывает с 1-го модуля |
" 1 " и переписывает ее |
во 2-ой и 4-ый |
|||||
модули, а в 5-ом модуле при этом подтверждается нулевое |
|||||||
состояние. Затем |
тактом В " 1 " |
сч'итывается со 2-го модуля. |
|||||
Импульс со 2-го |
модуля поступает на обмотки чтения 4-го |
||||||
и 3-го модулей. |
" |
I й |
с 4-го |
модуля этим импульсом считывает- |
|||
ся и,т.к. на |
3-ем |
|
" 1 " не было |
и с него в обмотку запрета |
|||
5-го импульса не |
поступит, запишется в 5-ый |
модуль. Таким |
образом произошла запись " 1 " в разряд счетчика. " 1 " хранится на ферритовом сердечнике 5-го модуля.
С приходом следующей " 1 " модули 2 и 4 вновь установят ся в единичное состояние, а с 5-го модуля будет считана " 1 " , которая поступит на следующий такой же разряд счетчика и на обмотку записи 3-го модуля. Затем в такте 3 " 1 " считы-
заетсдсо2-го,3-го и 4-го модулей, |
но в 5-ый модуль |
теперь |
|
аапиол ке |
происходит т.к. этому препятствует сггкал запре- |
||
. э с 3 - j ; o |
модуля. Разряд счетчика |
установился |
нулевое |
- 94 -
состояние и произошла передача единицы в следующий /старший/ разряд. С приходом следующей " 1 " на вход разряд счетчика ус тановится вновь в единичное состояние, но переноса в следую щий /старший/ разряд не будет и т.д.
Установка счетчика в нулевое состояние/очистка/произво дится с помощью подачи импульса по шине "очистка" на вход 1-го и 3-го модулей. При этом 5-ый модуль будет обязатель но установлен в нулевое состояние /или будет подтверждено его нулевое состояние/ и не произойдет передачи единицы в старший разряд.
С помощью таких схем в СЭЦВМ-1 строятся многоразрядные счетчики.
3 2.6. Д Е Ш И Ф Р А Т О Р Ы
Дешифраторами называются устройства, имеющие П. входов и 2п выходов и работающие так, что каждой комбинации вход ных сигналов /переменных/ соответствует определенная ком бинация выходных сигналов. Комбинации входных сигналов пред ставляют собой обычно электрическое изображение двоичных чи сел.
Дешифратор производит преобразование кода числа в элек трический сигнал, образующийся на одном из его выходов. Ко личество выходов должно соответствовать числу возможных ком бинаций входных переменных. Так, например, если имеем пере менную X, которая может принимать два значения 1 и 0, то дешифратор должен иметь два выхода; если имеем две перемен ных такого типа, то - четыре выхода; если три переменных, то - восемь выходов и т . д . Следовательно, количество выхо дов можно определить по формуле
m |
= 2п , |
где П. - количество |
входных переменных. |
Дешифраторы в цифровых вычислительных машинах осущест |
|
вляют дешифрирование |
адресов чисел и команд, дешифрирова- |
- 95 -
ние кодов операций, а также применяются в схемах управления. В современных вычислительных машинах чаще всего приме
няются диодные дешифраторы и различные модификации магнит ных дешифраторов. В литературе дешифраторы часто называют избирательными схемами.
Диодные дешифраторы
Для уяснения принципа построения и работы диодных дешиф раторов рассмотрим простейшую схему дешифратора на два вхо да / и * 2; Г П - 4 / , т . е . имеются две переменных - Х| и Xg, каждая из которых может принимать два значения: 1 или 0.
Логика работы такой схемы может быть представлена таб лицей истинности /табл. 2 . 1 / .
|
|
|
|
Таблица 2.1 |
|
х 2 |
|
f , ( X ) |
Ш ) |
*г(>0 |
f 3 ( X ) |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
Из таблицы 2.1 видно, что |
|
|
|
||
J . (X) = X2 X<; |
Ъ ( Х ) - Х 2 Х г , |
Ш ) |
= Х 2 Х о |
f 3 ( X ) = X 2 X , . |
Следовательно, для построения схемы дешифратора надо иметь четыре схемы, реализующие логическую операцию "И", и две схемы для получения отрицания. Логическая схема дешифра тора будет иметь вид, изображенный на рис. 2.28.
- 96 -
|
|
С1 |
с1 |
|
У |
У |
Y |
|
'J |
>0 |
|
|
|
|
|
Рис. 2.28. Логическая схема дешифратора |
|||
Учитывая, |
что |
переменные |
и Xg на входы дешифрато |
ра подаются с |
триггерного регистра, который имеет прямой и |
||
инверсный выходы, схемы отрицания можно исключить. Если |
|||
схемы "И" выполнить на диодах, |
то получим схему диодного де |
||
шифратора, изображенную на рис. |
2.29. |
Рис. 2.29. Диодный дешифратор на четыре выхода
Основными элементами схемы дешифратора являются триг-
герный регистр, состоящий из триггеров |
1 и 2, и матрицы |
диодных схем совпадения. Сопротивления |
R K I ^ " R K 4 ~ к о л _ |
|
|
|
|
- 97 - |
|
|
|
лекторные |
сопротивления триггеров, a |
Ri |
- |
сопротивле |
|||
ния |
схем |
совпадения. |
|
|
|
|
|
|
Пусть на |
входе имеем__комбинацию переменных |
= 0; |
||||
Xg » |
0, т . е . |
f o ( X ) * Х^ Xg . В этом |
случае |
низкие потен |
|||
циалы /около |
~ Е к / |
будут на левых выходах триггеров, а вы |
|||||
сокие /около |
"О"/ - |
на правых выходах. Вследствие |
этого дио |
ды Д^, Дд, Др и Дд находятся в закрытом состоянии, а осталь ные диоды открыты, т . е . через них течет часть коллекторного тока открытых транзисторов триггеров. Следовательно, через
сопротивления |
|
R< , |
R2. и |
R 3 |
течет ток |
и вызывает |
||||||
падение напряжения. Поэтому на выходах |
|
f < ( X ) , f a ( ) 0 |
и Ji(X) |
|||||||||
напряжение будет определяться по формуле |
|
|
|
|||||||||
|
|
|
|
Ц ы х = - Е к |
+ I R , |
|
|
|
|
|||
где |
|
R= |
^+R^3 |
/сопротивлением диода пренебрегаем/. |
||||||||
|
|
Так как произведение |
I R примерно |
равно EL, то на этих |
||||||||
выходах будет высокий потенциал /близкий |
к " 0 " / . Через за |
|||||||||||
крытые диоды Др и Дд ток |
не течет и на |
сопротивлении |
R4 |
|||||||||
падения нанряжения нет. Поэтому на выходе |
jo (х) |
будет |
||||||||||
низкий потенциал /примерно |
равный - Е к / , |
который принимает |
||||||||||
ся |
за |
выходной |
сигнал. |
|
|
|
|
|
|
|
||
|
|
Если изменить |
входные переменные /например, Х^О, а |
|||||||||
Xg |
- |
1 / , |
то закрытыми окажутся |
диоды Д3 |
и Д 4 , связанные с |
|||||||
выходной шиной |
J2 0 0 - |
Таким образом, |
на этом выходе бу |
|||||||||
дет |
низкий потенциал, а на |
всех |
остальных |
- высокий. |
|
|||||||
|
|
Рассмотренные |
принципы построения |
и работы заложены |
||||||||
во |
всех диодных дешифраторах. |
|
|
|
|
|
||||||
|
По конструкции диодные дешифраторы могут быть односту |
|||||||||||
пенчатые, |
пирамидальные |
и многоступенчатые. Одноступенча |
||||||||||
тый дешифратор на |
16 выходов изображен |
на рис. 2.30.Срав |
нивая количество диодов в одноступенчатых дешифраторах, изображенных на рис. 2.29 и 2.30 нетрудно убедиться, что общее количество диодов матрицы схем совпадения можно опре
делить |
по формуле |
|
Д/ = m П = П 2* |
где |
П - количество входных переменных. |
- 98 -
|
|
1Г , , |
. 15 |
|
|
• 14 |
|
|
|
|
|
|
|
К" |
13 |
-ЕЭ- |
|
. 12 |
|
|
|
- II |
|
-Р*ги |
"У* |
|
• 10 |
' 7 |
• 9 |
||
|
' 7 |
- S |
|
|
|
•у |
|
—гггу'7* |
|
- 7 |
|
|
* |
||
|
•6 |
-PTV- |
|
|
-GSJ- |
|
|
-IT7V |
1? |
|
Lir.T-' 7 |
||
|
-&</„0"
I * /
Рис. 2.30. Одноступенчатый диодный дешифратор на 16 выходов
Если требуется построить одноступенчатый дешифратор, имеющий 10 входов, то для него потребуется 10240 диодов.
Большое количество диодов в диодных одноступенчатых дешифраторах делает их ненадежными в работе. По этой при чине чаще находят применение многоступенчатые дешифраторы, как наиболее экономичные. Отличие их от одноступенчятых заключается в том, что входные переменные разбиваются на
группы и для этих |
групп строят |
одноступенчатые |
дешифраторы, |
а затем выходы их |
определенным |
образом объединяются диод |
|
ными матрицами других ступеней. |
|
|
|
На рис. 2.31,а |
показана блок-схема двухступенчатого |
||
дешифратора на 16 |
выходов. Первую ступень этого |
дешифрато- |
-99 -
тора составляют два дешифратора, имеющие по четыре выхода каждый, а вторую ступеньдиодная матрица на 16 выходов.
15 IО
t ' - - t I
Диодная
матрица
Г\ffal66\txo-doS\h
|
> йодная |
|
Диодная |
|
|
атрица |
|
матрица |
|
|
на 4 выхода |
|
На 4- выхода |
|
|
|
з\ \о\г\ |
|
|
|
|
|
|
1 |
•о- |
•у,, ж |
т |
т |
* |
-о- |
|
|
|
|
\о\г\ \о\/\
Б
0 *—f^: - 1 \x IS 14 I) 12 и ю g в 1 6 5 4 з г I о
Рис. 2.31. Двухступенчатый диодный дешифратор на 16 выходов