8.2. Программируемый параллельный интерфейс ( ппи)

Для удобства реализации параллельных портов Intel выпустила м/с программируемого параллельного интерфейса Intel 8255, которая имеет аналог КР580ВВ55.

Выпускаемая промышленностью микросхема ППИ (Intel 8255, КР580ВВ55) предназначена для построения параллельных интерфейсов и входит в состав большинства из них, которые, в свою очередь, предназначены для организации обмена между МП и периферийными устройствами (объектами управления). ППИ может входить в БИ вместе с другими контроллерами, но все форматы обмена с ним сохраняются неизменными. Упрощенная структурная схема интерфейса приведена на рисунке 8.4.

Р азряды шины данных ППИ подключаются к одноименным разрядам буферизированной шины данных компьютера, линии "адрес 0" и "адрес 1" к 0 и 1 разряду буферизированной шины адреса, линия "выбор кристалла" подключается к дешифратору старших разрядов адреса, остальные выводы к одноименным линиям шины управления. Периферийные устройства (объекты управления) могут подключаться к каналам А, В, и С, причем канал С состоит из двух частей КС1 и КС2. Каналы А, В и С снабжены регистрами, причем в канале А имеется два регистра: один используется для приема данных поступающих с шины данных (ШД) и выдачи периферийному устройству (ПУ), другой - для приема данных от ПУ и выдачи на ШД. В каналах В, С1 и С2 - по одному регистру. Все каналы снабжены буферными устройствами (формирователями), через которые идет связь ППИ с внешними устройствами. Помимо 3 регистров имеется еще один регистр управляющего слова (РУС), который определяет режимы обмена ППИ с ПУ. Имеется три режима обмена: 0, 1, 2.

Обмен между МП и ПУ можно разбить на два этапа: обмен между МП и регистром ППИ и обмен между регистром и внешним устройством. Обмен между ШД и регистрами ППИ организуется под управлением сигналов, подаваемых на входы устройства управления. Управляющие сигналы:

• А0, А1 - содержимое 2 младших разрядов шины адреса, определяющие обращение к одному из регистров: 0 -регистр А, 1-регистр В, 2-регистр С, 3- РУС;

• ВЫБОР КРИСТАЛЛА - сигнал выбора микросхемы, формируемый дешифратором старших адресов памяти;

• ВВОД и ВЫВОД - сигналы чтения и записи в регистры ППИ.

Перед началом работы микросхема должна быть запрограммирована путем засылки управляющего слова в регистр управляющего слова (РУС). Формат регистра управляющего слова представлен на рисунке 8.5.

Канал А может работать в любом режиме, канал В - в режимах 0 и 1, канал С - только в режиме 0. Рассмотрим функционирование различных режимов.

Режим 0 применяется при синхронном обмене или при программной организации асинхронного обмена. Любой из каналов может быть установлен на ввод или вывод информации. К каналам А,В, и С подключаются соответствующие линии входных или выходных данных от внешнего устройства управления.

Режим 1 - стробируемый однонаправленный обмен информацией с ВУ. В этом режиме передача данных осуществляется через каналы А и В , а канал С используется для приема и выдачи сигналов управления. Использование каналов в цикле ввод и временная диаграмма обмена с ВУ представлена на рисунке 8.6. Назначение линий каналов следующее.

D - вход данных от внешнего устройства. STB - строб приема данных, поступающий от внешнего устройства, по которому данные записываются во входной буфер ППИ. IBF (входной буфер полон) - выходной сигнал ППИ. Сигнал поступает к внешнему устройству. Он информирующий об окончании приема и занятости входного буфера. Сигнал снимается чтением регистра данных. INTA - сигнал требования прерывания, вызывается стробом. Он может быть подан на линию требования прерывания процессора. Сигнал снимается чтением регистра данных канала

П ри вводе данных от ВУ выполняется следующая последовательность действий. Внешнее устройство, убедившись, что входной буфер пуст (по состоянию сигнала IBF), выставляет данные и формирует строб. По стробу данные записываются в регистр канала. ППИ устанавливает сигнал IBF и вырабатывает сигнал требования прерывания INTA, по которому в режиме обмена по прерыванию, процессор читает регистр, содержащий данные. Сигнал ввода снимает сигналы требования прерывания и занятости входного буфера. Цикл закончен. Разряды РС(6,7) программируются на ввод или вывод.

Использование каналов в режиме вывода данных и временная диаграмма обмена с ВУ представлена на рисунке 8.7.

При записи данных в выходной регистр по сигналу WR формируются сигналы OBF (выходной буфер полон) и INTR (требования прерывания), которые говорят ВУ о готовности данных к выводу. Внешнее устройство, считав данные, формирует сигнал ACK, информируя ППИ, что данные считаны и оно готово к приему следующих данных. По сигналу ACK снимаются сигналы требования прерывания и полноты (готовности) буфера.

Для каждого из каналов А и В в ППИ имеется триггер разрешения прерывания, который разрешает или запрещает выработку сигналов прерывания. Установка и сброс триггеров осуществляется установкой и сбросом определенных разрядов канала С. Так при вводе информации управление прерыванием по каналам А и В осуществляется разрядами РС(4) и РС(2) соответственно; а при выводе информации - разрядами РС(6) и РС(2) соответственно (рис.8.8).

Режим 2 предназначен для двунаправленной передачи данных, при котором данные могут передаваться по каналу А в двух направлениях при использовании соответствующих управляющих сигналов.

В режимах 1 и 2 возможно проведение контроля над процессом обмена данными между ВУ и ППИ. Контроль осуществляется чтением содержимого канала С (слова состояния). Разряды регистра отражают значение сигналов в отдельных линиях связи между ВУ и ППИ. Формат слова состояния для режима 1 при вводе и выводе данных представлен на рисунке 8.8. Чтением содержимого канала С со стороны процессора определяют состояние сигналов со стороны ВУ (готовность к обмену), что необходимо для организации обмена данными между процессором и ППИ по опросу готовности.