Распределение адресов на системной плате ат

Адресное пространство ввода-вывода используется в значительной мере ЭВМ, что необходимо учитывать при разработке плат расширении (сопряжения с внешними устройствами).

При разработке IBM PC/AT первые 256 байт в адресном пространстве портов ввода-вывода зарезервировано за системной платой. 32 порта с адресами 00-1F отведены для первого контроллера ПДП. Следующие 32 порта с адресами 20-3F отведены для работы с первым контроллером прерываний, хотя используются 2 порта (20-21). Адреса 40 -5F отведены для выбора программируемого таймера (используются 40-43). Диапазон 60-7F отведен программируемому параллельному интерфейсу PPI в XT. В АТ его функции выполняет клавиатурный контроллер 8042. В АТ порты 60- 6F используются для организации работы клавиатурного контроллера 8042, а 70-7F для обмена данными с CMOS памятью (с батарейным питанием на которой функционируют часы реального времени и хранятся установки системы). Для маскирования прерываний используется порт 70h. Порты 80-9F предназначены для страничных регистров, которые совместно с контроллерами ПДП формируют адрес. Адресное пространство A0-BF предназначено для второго контроллера прерываний 8259, а адреса C0-DF - для второго контроллера ПДП. Порты F0-FF используются сопроцессором, при попадании адреса в этот интервал генерируется сигнал CS287 выбора сопроцессора.

Диапазон 100-3FF зарезервирован для использования в платах периферийных адаптеров. Используют адреса портов:170-177 -второй накопитель на жестком диске; 1F0-1F7 - первый накопитель на жестком диске; 200-207 -игровой порт (джойстик); 278- 27F- параллельный порт LPT2; 2F8-2FF- последовательный порт COM2; 360-36F- резервные адреса; 370-377 - второй накопитель на гибком диске; 378-37F- порт LPT1; 3F0-3F7 - первый накопитель на гибком диске; 3F8-3FF - последовательный порт COM1; и т.д.

Циклы магистрали

В магистрали в режиме программного обмена выполняется 4 типов циклов: запись/чтение из памяти, запись/чтение из устройства ввода-вывода. Устройство сопряжения проектируют как устройство ввода-вывода. Временная диаграмма процедуры ввода приведена на рисунке 7.2.

Ц иклы начина­ются с выстав­ления процессо­ром (задатчиком) адреса на линиях SA0-SA15 и сигнала SBHE - разрешение старшего байта. Чаще всего используют только 10 младших линий, т.к. большинство плат используют только их и нет необходимости обрабатывать SA10-SA15. В ответ на получение адреса устройство ввода-вывода, распознавшее свой адрес, должно сформировать и выставить сигнал I/0 CS16 в случае, если обмен должен быть 16-разрядным и чтобы информировать процессор об этом. При отсутствии этого сигнала идет 8-разрядный обмен. Сигнал формируется при распознавании внешним устройством своего адреса. Выход сигнала - открытый коллектор. Затем процессор вырабатывает сигнал IOR или IOW. В цикле чтения процессор выставляет сигнал IOR, в ответ на который устройство ввода-вывода должно выдать данные на шину данных. Эти данные должны быть сняты исполнителем после снятия процессором сигнала IOR. В случае, когда устройство сопряжения не успевает выполнить требуемую от него команду в темпе магистрали, оно может приостановить завершение цикла чтения или записи на целое число периодов сигнала SYSCLK с помощью снятия сигнала I/O CH RDY. Это производится в ответ на получение сигнала IOR или IOW. Снятие сигнала возможно на время не более 15мксек (иногда указывают 2.5мксек), иначе процессор перейдет в режим обработки немаскируемого прерывания.

В цикле вывода процессор выставляет записываемые данные и сопровождает их стробом записи IOW. Данные должны записываться по заднему фронту сигнала IOW, т.к. в некоторых компьютерах данных в момент переднего фронта IOR еще не действительны. Временная диаграмма цикла вывод представлена на рисунке 7.3.

Временные диаграммы циклов программного обмена определяют аппаратную реализацию устройств сопряжения.

Аналогично выполняется обмен с памятью, но устройство, работающее как память (в адресном пространстве памяти), должно обрабатывать все адресные разряды, включая SA17- SA23.