- •М.И. Герасимов
- •Оглавление
- •Раздел 1. Преобразование параметров сигналов в функциональных узлах 7
- •Раздел II. Основы теории анализа и синтеза конечных автоматов 50
- •Раздел III. Схемотехника интерфейсов систем управления 69
- •Раздел IV. Реализация узлов ввода-вывода данных в системах управления 126
- •Раздел V. Реализация модулей памяти 193
- •Введение
- •Раздел 1. Преобразование параметров сигналов в функциональных узлах Лекция 1. Постановка задачи курса
- •Цель и задачи дисциплины, её место в учебном процессе
- •Место дисциплины в структуре ооп впо
- •Требования к уровню освоения содержания дисциплины
- •Содержание дисциплины
- •Разделы дисциплины
- •Содержание разделов дисциплины
- •Раздел I. Преобразование параметров сигналов в функциональных узлах – 8 час.
- •Раздел II. Основы теории анализа и синтеза конечных автоматов – 4 часа.
- •Раздел III. Схемотехника интерфейсов систем управления – 8 часов.
- •Раздел IV. Реализация узлов ввода-вывода данных в системах управления – 10 часов.
- •Раздел V. Реализация модулей памяти – 6 часов.
- •Рекомендуемая литература
- •Учебники (рис. 2)
- •Справочники
- •Программное обеспечение и интернет-ресурсы
- •Методические рекомендации для студентов по изучению учебной дисциплины для очной формы и нормативного срока обучения
- •Указания по работе с основной и дополнительной литературой, рекомендованной программой дисциплины
- •1.5. Советы по подготовке к текущей аттестации и зачету
- •Лекция 2. Преобразователи статических параметров сигнала
- •Лекция 3. Преобразователи динамических параметров сигнала
- •Лекция 4. Релаксационные микросхемы и узлы на их основе
- •4.1. Одновибраторы
- •4.2. Мультивибраторы
- •Раздел II. Основы теории анализа и синтеза конечных автоматов Методические рекомендации для студентов
- •Лекция 5. Анализ функциональных узлов цифровых устройств комбинационного типа
- •Лекция 6. Способы синтеза функциональных узлов цифровых устройств комбинационного типа
- •Раздел III. Схемотехника интерфейсов систем управления Методические рекомендации для студентов
- •Лекция 7. Методы подключения устройств сопряжения
- •7.1. Хабовая архитектура
- •7.2. Шинная архитектура
- •Правила обмена по шине
- •Особенности архитектуры шин
- •Лекция 8. Описание шины isa
- •8.1. Начальные сведения
- •8.2. Сигналы, протокол, циклы шины isa
- •8.3. Общие сведения о разновидностях структуры
- •Лекции 9-10. Структурные решения управляющих систем с протоколом isa
- •9.1. Узел сопряжения с магистралями шины
- •9.2. Селектор адреса
- •9.3. Выработка адресованных команд
- •9.4. Формирователи сигналов оповещения и управления темпом обмена Реализация 16-разрядного обмена данными
- •Асинхронный обмен по isa
- •9.5. Регистр состояния
- •9.6. Регистры данных
- •9.7. Сторожевой таймер
- •9.8. Схема управления прерываниями
- •Раздел IV. Реализация узлов ввода-вывода данных в системах управления Методические рекомендации для студентов
- •Лекция 11. Основные и факультативные функции узлов ввода-вывода
- •Лекция 12. Блоки ввода-вывода дискретных сигналов
- •12.1. Блоки ввода двухпозиционных сигналов. Технические требования и возможности
- •12.2. Блоки вывода двухпозиционных сигналов. Технические требования и возможности
- •12.3. Блоки вывода кодированных и числоимпульсных сигналов
- •12.4. Блоки ввода кодированных сигналов
- •12.5. Блоки ввода числоимпульсных сигналов
- •Лекция 13. Блоки ввода-вывода аналоговых сигналов
- •13.1. Технические требования и возможности
- •13.2. Вывод импульсных сигналов скважности и фазы
- •13.3. Вывод аналоговой информации в виде напряжений
- •13.4. Цифро-аналоговые преобразователи напряжения
- •Цапн с параллельной резисторной матрицей
- •Цап на структурах r-2r
- •Двуполярная схема цапн
- •Параметры цап
- •С татические параметры
- •Динамические параметры
- •Шумы, помехи и дрейфы
- •Характеристики массовых цап
- •13.5. Ввод в су фазовых сигналов
- •13.6. Ввод амплитудных сигналов
- •13.7. Аналого-цифровые преобразователи
- •Основные характеристики ацп
- •Типовые значения характеристик ацп
- •Лекция 14. Схемотехника различных ацп
- •14.1. Параллельные ацп
- •14.2. Последовательные ацп
- •Ацп с линейно изменяющимся эталонным напряжением
- •Ацп с поразрядным взвешиванием
- •Ацп с двойным интегрированием
- •Лекция 15. Сигма-дельта ацп и цап
- •Передискретизация
- •Цифровая фильтрация и децимация
- •Способы реализации цифровых фильтров
- •Дельта-сигма цап
- •Особенности применения
- •Раздел V. Реализация модулей памяти
- •Лекция 16. Схемотехника логических устройств с программируемыми функциями
- •Лекция 17. Узлы постоянной памяти
- •17.1. Постоянные запоминающие устройства
- •17.2. Флэш-память
- •Лекция 18. Узлы оперативной памяти
- •Вопросы для зачета
- •Заключение
- •Библиографический список
- •394026 Воронеж, Московский просп., 14
Правила обмена по шине
В каждом цикле обмена участвует только один задатчик и только один исполнитель (исключением является сигнал сброса).
Выходы устройств, не участвующих в цикле обмена, должны находиться в высокоимпедансном состоянии.
Если несколько устройств могут требовать предоставления одного и того же ресурса одновременно, в системе должен вестись арбитраж этого ресурса (присутствовать арбитр шины, арбитр прерываний). Порядок доступа к ресурсу арбитр определяет по правилам приоритета. Простейший случай – степень близости к арбитру. В простых системах функцию арбитра обычно выполняет центральный процессор.
Особенности архитектуры шин
Ниже приведены диаграммы, раскрывающие архитектурные особенности шин в альтернативной форме.
0. Наименование (аббревиатура и расшифровка).
Назначение:
системная – локальная, мезонинная:
процессор – память;
управление устройствами ввода-вывода.
Способ передачи (для локальных):
последовательный – параллельный:
↓
ширина (разрядность) – см. для адресов, данных и команд.
Количество фаз данных в цикле обмена:
одна – множество (пакет).
Тактовая частота (частота синхронизации):
высокая – для шин памяти (FSB – 6,4 Гбит/с) и AGP (8х – 2 Гбит/с);
средняя – до 266 МГц;
низкая – не более 33 МГц.
Синхронизация: есть – нет
А дресная часть цикла обмена
Организация обмена данными
Организация передачи команд
Прерывания: радиальные – векторные
↓ ↓ ↓
приоритеты количество протокол – ?
линий
Непосредственный доступ (Direct Memory Access, DMA): количество каналов, протокол (сигналы требования/предоставления).
На основе такой классифицирующей системы ниже будут рассмотрены особенности распространенных в МПУУ шин ISA и PCI.
В качестве примера рассмотрим структуру IBM-совместимого персонального компьютера с шинной архитектурой, в которой объединены особенности различных схемотехнических вариантов (рис. 32).
На схеме обозначено:
DRAM – динамическая память с произвольным доступом;
SDRAM – синхронная DRAM;
CPU – центральный процессор;
CASH 1, CASH 2 – сверхоперативная память статического типа;
VIDEO – интерфейс монитора, включая преобразователь сжатых изображений;
AUDIO – интерфейс звуковой аппаратуры;
SCSI – системный интерфейс сложных периферийных устройств (в основном жестких дисков);
IDE – контроллер жестких дисков;
LAN – интерфейс локальной сети;
BIOS – запоминающее устройство базовой системы ввода-вывода;
FDD – интерфейс гибких дисков;
COMx – интерфейс портов последовательного обмена;
LPTx – интерфейс портов параллельного обмена (х = 1,2,3,4);
M – межшинные интерфейсы (мосты);
AGP, VLB, USB – локальные шины;
PCI, ISA – системные шины.
Основной шиной системы в данном случае является PCI. Она связывает модуль центрального процессора и все периферийные устройства. Модуль процессора состоит из самого процессора, cash-памяти второго уровня, системной памяти и ее контроллера. Связующим звеном с шиной PCI является мост центрального процессора (host bridge). Шина имеет возможность объединить несколько таких модулей для построения многопроцессорной системы. Все периферийные устройства подсоединяются непосредственно к PCI-шине. Такими устройствами могут быть видео‑, аудио-, SCSI-, EIDE-, сетевые и др. контроллеры. Чипсетом при шинной организации системы называют набор микросхем мостов.