Раздел II. Основы теории анализа и синтеза конечных автоматов Методические рекомендации для студентов

При изучении раздела следует обратить внимание на увязку функционального представления устройства, его структурной схемы и аппаратной реализации – ни анализ, ни синтез не следует начинать с «аппаратного» этапа. Второй существенный аспект – необходимость итоговой проверки соответствия результата исходным положениям процедуры.

В разделе рассмотрены устройства без памяти, анализ конечных автоматов с памятью дан в /11, 12/.

Лекция 5. Анализ функциональных узлов цифровых устройств комбинационного типа

Задача анализа функциональных узлов цифровых устройств (ЦУ) для инженера-эксплу­атационника является насущной, определяя принятие дальнейших решений по выбору нового оборудования или ремонту вышедшего из строя. Во втором случае эта задача осложняется и тем, что, анализируя неисправное устройство, обычно невозможно полностью просмотреть сигналы в характерных точках на действующем устройстве-аналоге, дабы сравнить их с сигналами в устройстве, подлежащем ремонту. Кроме того, анализ структуры, состава и функционирования сложных устройств подразумевает некоторую степень проникновения в ход мыслей проектировщика, направление которых может быть весьма нестандартным, зависеть от прежнего опыта, традиций организации, возможностей выбора элементной базы, доступных средств САПР и т.д. Текстовая документация к пакету схем обычно малоинформативна, а во многих практических случаях отсутствует. В то же время в литературе вопросу анализа ЦУ уделяется значительно меньшее внимание, чем вопросам синтеза.

Рассмотрим общие положения организации анализа узлов ЦУ комбинационного типа (далее – комбинационных схем, КС), то есть автоматов без памяти, и некоторые подходы, упрощающие процедуры, входящие в этот процесс. Анализ логических устройств комбинационного типа, как и их проектирование, производится по этапам. Сложные КС анализируют с помощью средств автоматизированного моделирования, выполняя многоуровневую декомпозицию КС на более простые узлы.

В целом последовательность этапов анализа можно представить следующим образом (рис. 26).

Рис. 26

1. Полезно представить КС в виде функционального элемента («черного ящика») и разработать его внешнее представление (полную совокупность всех входов и выходов).

2. Необходимо получить или воссоздать принципиальную схему устройства, данные таблиц, зашитые в ПЗУ, коммутацию, запрограммированную в ПЛМ и т.п. Следует отметить, что в настоящее время такая информация (особенно для импортных устройств) труднодоступна.

3. Проанализировать состав средств аппаратной реализации устройства. по справочным материалам изучить функционирование использованных комплектующих (микросхем и других элементов), выявить их конкретное назначение в данном узле (например, демультиплексор или же дешифратор).

4. Оптимизировать принципиальную схему с точки зрения повышения наглядности.

5. При необходимости составить систему логических функций, соответствующих схеме и таблицам.

6. Перейти от функций к таблицам функционирования (через карты Карно и т.п.).

7. Составить словесное описание КС, пользуясь по возможности общепринятыми терминами.

8. Проверить соответствие полученной таблицы истинности и словесного описания (просчетом состояний, моделированием или синтезом) реальному функционированию КС.

Конкретное содержание многих этапов анализа зависит от сделанного разработчиком выбора аппаратных средств. Как известно, к ним в современной схемотехнике относятся:

1. Логические блоки, собираемые из логических элементов некоторого ба­зиса (SLC, Small Logic Cells).

2. Логические блоки в виде последовательности матриц элементов И и ИЛИ с программируемыми связями (PLA, Programmable Logic Array; PAL, Programmable Array Logic).

3. Универсальные логические блоки на основе мультиплексоров.

4. Логические блоки табличного типа (LUTs, Look-Up Tables).

Функционально законченные микросхемы т. наз. средней степени интеграции представляют собой непрограммируемые комбинации элементов И и ИЛИ (коммутаторы, АЛУ и др.), либо масочно запрограммированные блоки табличного типа (некоторые преобразователи кодов). В реальности большинство ЦУ строятся с применением не одного, а нескольких типов средств.

Наибольшие возможности для процедур анализа имеются применительно к блокам SLC. К этому базису проектировщики прибегают, если устройство не слишком сложное (что упрощает и анализ), компоновка элементов на плате допускает воссоздание схемы по печатным проводникам, методы разработки и минимизации аппаратных средств стандартны. Использование при проектировании других типов средств сопряжено с процедурами их конфигурирования, программирования, поэтому анализ без привлечения соответствующих данных разработчика практически невыполним.

В варианте с SLC существенными этапами проектирования КС являются:

• составление внутреннего описания, определяющего характер функционирования КС, обычно в виде таблиц функ­ционирования;

• составление СДНФ искомых функций;

• минимизация логических функций;

• переход к заданному логическому базису;

• контроль отсутствия критических состязаний (рисков).

Соответственно при анализе функционирования КС следует учитывать, что причиной наличия кажущейся схемной избыточности может быть:

1. защита от рисков;

2. введение схемы в принятый логический базис;

3. использование свободных частей более сложных комбинационных схем для выполнения более простых функций;

4. разгрузка выходов микросхем и мн. др.

Рассмотрим проявления соответствующих схемных решений в структуре принципиальных схем КС.

1. Для исключения возможных сбоев в работе ЦУ из-за явлений риска (критических состязаний, возникающих при прохождении сигнала одновременно по двум путям с различной временной задержкой, в результате чего на выходе кратковременно возникает иное состояние, чем в установившемся режиме) имеются два пути. Первый состоит в синтезе схем, свободных от рисков (например, обеспечивается перекрытием смежных кубов на карте Карно связывающими кубами и введением соответствующих избыточных элементов /9/). Второй путь предусматривает запрещение восприятия сигналов КС элементами памяти на время переходных процессов. Прием информации с выходов КС разрешается только специаль­ным сигналом синхронизации, подаваемым на элементы памяти после окончания переходных процессов в КС. Таким образом, исключается воз­действие ложных сигналов на элементы памяти. При этом в схеме появляются цепочки элементов, создающих фиксированную задержку входных воздействий для формирования синхросигнала.

2. Показать эффект введения схемы в принятый логический базис можно на примере функции Правила такого перехода основаны на приме­нении теоремы де Моргана в классической форме или в интерпретации К.Шеннона. В частности, для перехода к базису И-НЕ ис­пользуется соотношение

а для перехода к базису Пирса обычно вначале получают исходную булев­скую форму для инверсии искомой функции, а затем от нее переходят к бази­су ИЛИ-НЕ по соотношениям

О тсюда видно, что составленную по принципиальной схеме логическую функцию следует упростить, снимая цепочки инверсий. Довольно удобно делать это непосредственно на принципиальной схеме, заменяя инверсии конъюнкций дизъюнкциями инверсий и наоборот. При этом рекомендуется начинать преобразования с выхода, снимая инверсию на нем и продвигаться ко входу, преобразуя логические элементы так, чтобы на каждой связи было парное количество инверсий («прямой выход – прямой вход» либо «инверсный выход – инверсный вход»), как на рисунке. При дальнейшем анализе парные инверсии отбрасываются.

Например, результат преобразования схемы, приведенной выше, имеет вид

В то же время при наличии на входах сигналов, заведомо инверсных (активный уровень – электрически низкий, как у многих сигналов системных шин микропроцессоров) следует преобразовывать схему так, чтобы на входе первого же элемента эти сигналы инвертировались. После выполнения описанного преобразования схема зачастую становится настолько наглядной, что позволяет дать словесное описание функционирования без составления таблиц истинности.

Перейти от полученных функций к таблицам функционирования при необходимости удобнее всего, по-видимому, путем заполнения карты Карно и последующей за­писи в таблицу значений функции для каждого набора аргументов.

3. Результатом использования свободных частей более сложных комбинационных схем для выполнения более простых функций обычно является применение логических элементов И-ИЛИ-НЕ как И-НЕ, либо ИЛИ-НЕ, элементов И-НЕ, ИЛИ-НЕ в качестве инверторов и т.п. Естественно, при анализе неиспользуемые функциональные возможности таких схем учитывать не следует.

4. Результат электрической разгрузки выходов микросхем выглядит как наличие нескольких одинаковых логических элементов с одинаково подключенными входами. Функционально это один элемент.

Встречается и множество других проявлений кажущейся схемной избыточности, не влияющей на логику функционирования КС. Оптимизация принципиальной схемы КС с точки зрения повышения наглядности существенно упрощает понимание функционирования устройства, следует лишь отметить, что преобразованной схемой нельзя руководствоваться при наблюдении сигналов в промежуточных точках цепей устройства.

В заключение следует подчеркнуть важность (для достоверности результатов анализа) итоговой проверки соответствия полученной таблицы истинности и словесного описания реальному функционированию КС – просчетом состояний, моделированием или синтезом.