Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Учебное пособие 3000468.doc
Скачиваний:
56
Добавлен:
30.04.2022
Размер:
5.67 Mб
Скачать

9.3. Аппаратная реализация автоматов

Комбинационная схема может быть реализована на микросхемах логических элементов исходя из функций выходов, записанных в дизъюнктивной нормальной форме. Пример такой схемной реализации одной их функций представлен на рисунке 9.7а. В схеме использованы микросхемы: 155ЛН1 (6 элементов "НЕ"), 155ЛИ3 (3 элемента "3И") и 155ЛЛ1 (4 элемента"2ИЛИ"). Такая реализация КС возможна при малом числе ее полюсов.

Рис.9.7. Аппаратная реализация функции Y0

Более удобной является реализация логической функции на микросхеме цифрового коммутатора. Пример реализации на микросхеме 155КП7 приведен на рис 9.7б. В общем случае одноканальный коммутатор (мультиплексор) M 1 имеет M=2N входов данных, N адресных входов и один выход. При работе мультиплексора вход данных, номер которого установлен сигналами на адресных входах, соединяется с выходом. При реализации логической функции выход коммутатора содержит значение функции, на каждый из N адресных входов подают значение закрепленного за ним аргумента. Каждое значение входных аргументов определяет номер входа, подключаемого к выходу. На каждый из входов данных подают логический сигнал равный значению функции при данном наборе аргументов, который представляет адрес входа. Логический сигнал на выходе коммутатора будет равен требуемому значения функции при поступающих на адресные входы значениях аргументов.

Наиболее перспективным является использование микросхемы постоянной программируемой (однократно, например, КР556РТ5) или перепрограммируемой памяти (например, К573РФ5) для реализации комбинационной схемы. Для микросхем указывается их организация в виде K*M, где K=2N – число ячеек памяти, а M – число разрядов ячеек памяти и, следовательно, выходов данных. Такая микросхема позволяет реализовать M логических функций (по числу выходов) N (по числу адресных входов) аргументов. Сигналы на входах управления устанавливаются на режим чтения. На адресные входы подают значения аргументов, а значение каждой из M функций формируется на своем выходе данных. Программирование микросхемы в соответствии с ее таблицей истинности проводится пользователем согласно ТУ на микросхему.

При разработке автомата наибольшую трудность представляет реализация КС (ППЗУ) из-за ее большой емкости. Для решения задачи оптимального использования памяти и снижения емкости используют дополнительные технические решения: кодирование и мультиплексирование сигналов. Если не все значения набора аргументов могут присутствовать на входе КС, то перед ней возможна установка дополнительного шифратора (преобразователя кода) N1 N2 (N1>N2), имеющего число выходов меньшее числа входов. Шифратор представляет собой также КС. Если по алгоритму работы возможны не все комбинации выходных сигналов автомата (управляющих сигналов) то на выходе может быть установлен дополнительный дешифратор команд (ДК), представляющий собой КС и имеющий число выходов большее числа входов. При этом функциональные схемы автоматов будут иметь вид, представленный на рис. 9.8.

Для сокращения емкости КС, когда данный момент времени в формировании выходных сигналов участвует только часть входных сигналов, целесообразна установка на входе автомата селектора входных сигналов. Селектор представляет собой в общем случае многоканальный коммутатор, на управляющий вход которого поступают сигналы с регистра состояния автомата. С помощью селектора из всей совокупности входных переменных выделяются только те, которые используются в данном состоянии автомата. При этом сокращается число входов КС. Автомат приобретает вид, представленный на рис. 9.9.

В схеме автомата необходимо применять только микросхемы регистров со стробированием (записью) по фронту, а не по уровню, не регистры-защелки, т.к. в противном случае при переходе регистра в режим пропускания входной информации замкнется обратная связь и возможна неконтроллируемая генерация. В качестве регистров можно взять КР1533ИР23, КР1533ИР27, КР1533ИР37. Максимальная тактовая частота, определяющая быстродействие, должна быть такой, чтобы суммарная задержка регистра и ППЗУ не превышала периода тактовой частоты.