- •В.В. Болгов, в.И. Енин, а.В. Смольянинов
- •Схемотехника
- •В.В. Болгов, в.И. Енин, а.В. Смольянинов Схемотехника
- •Схемотехника
- •Введение
- •После изучения дисциплины необходимо знать:
- •После изучения дисциплины необходимо уметь:
- •В.1. Роль и место курса “Схемотехника” в учебном процессе
- •В.2. Основные направления развития цифровых устройств
- •В.3. Самостоятельная работа студентов и контроль знаний
- •1 . Основы теории логических функций.
- •1.1. Логические функции
- •1.2. Основные законы и тождества алгебры логики
- •1.3. Формы представления логических функций
- •Совершенная дизъюнктивная нормальная форма
- •Совершенная конъюнктивная нормальная форма
- •Получение логических выражений скнф и сднф
- •1.4. Минимизация логических функций
- •Метод Квайна
- •Метод карт Вейча
- •1.5. Построение и анализ работы логических схем
- •1.6. Построение логических схем с несколькими выходами
- •1.7. Вопросы и задания для самоконтроля
- •2. Интегральные микросхемы
- •2.1. Технологии цифровых интегральных схем
- •2.2. Параметры интегральных микросхем
- •2.3. Логические элементы транзисторно-транзисторной логики
- •2.3.1. Входные каскады ттл микросхем
- •2.3.2. Типы выходных каскадов ттл цифровых элементов
- •Логический выход
- •Элементы с тремя состояниями
- •Выходные каскады с открытым эмиттером
- •Выход с открытым коллектором
- •Основные характеристики микросхем ттл серий
- •2.4. Логические элементы эмиттерно-связанной логики
- •2.5. Логические элементы на моп‑транзисторах
- •2.6. Кмоп микросхемы
- •2.6.1. Режим неиспользуемых входов
- •2.6.2. Преобразователи уровня
- •2.7. Простейшие интегральные микросхемы
- •2.8. Шинные формирователи и приемопередатчики
- •2.9. Вопросы и задания для самоконтроля
- •3. Устройства комбинационного типа
- •Двоичные шифраторы и дешифраторы
- •3.1.1. Разработка схемы шифратора и его работа
- •3.1.2. Приоритетный шифратор
- •3.1.3. Разработка схемы дешифратора и его работа
- •3.1.4. Преобразователи кодов
- •3.2. Мультиплексоры и демультиплексоры
- •3.2.1. Мультиплексоры
- •3.2.2. Демультиплексоры
- •3.2.3. Получение мультиплексоров и демультиплексоров на большое количество входов (выходов)
- •3.2.4. Универсальные логические модули
- •3.2.5. Совместная работа мультиплексора и демультиплексора
- •3.3. Сумматоры, алу и матричные умножители
- •3.3.1. Одноразрядный сумматор
- •3.3.2. Сумматор последовательного действия
- •3.3.3. Сумматор параллельного действия с последовательным переносом
- •3.3.4. Сумматор параллельного действия с параллельным переносом
- •3.3.5 Арифметико-логические устройства
- •3.3.6. Матричные умножители
- •3.4. Компараторы
- •3.5 Схемы контроля
- •3.6. Вопросы и задания для самоконтроля
- •4. Узлы последовательностного типа
- •4.1. Триггеры
- •4.1.1. Асинхронные триггеры
- •4.1.2. Асинхронный d-триггер
- •4.1.3. Синхронные триггеры
- •Синхронный rs-триггер
- •Синхронный d-триггер
- •Триггеров
- •4.1.4. Триггеры с двухступенчатым запоминанием информации
- •4.1.6. Счетный триггер
- •4.1.7. Динамические триггеры
- •4.1.8. Установка начального значения триггера
- •4.1.9. Триггеры Шмидта
- •4.2. Регистры
- •4.2.1. Параллельный регистр
- •4.2.2. Последовательные (сдвигающие) регистры
- •4.2.3. Взаимное преобразование числа из последовательного кода в параллельный
- •4.3. Счётчики
- •4.3.1. Суммирующие счетчики
- •4.3.2. Вычитающие счетчики
- •4.3.3. Реверсивные двоичные счетчики
- •4.3.4. Кольцевые счетчики
- •4.3.5. Условное обозначение счетчиков
- •4.3.6. Быстродействие счетчиков
- •4.3.7. Программирование счетчиков
- •4.4. Вопросы и задания для самоконтроля
- •5. Аналого-цифровые и цифро-аналоговые преобразователи
- •5.1. Аналого-цифровые преобразователи
- •5.1.1. Принцип аналого-цифрового преобразования
- •5.1.2. Ацп с промежуточным преобразованием во временной интервал
- •5.1.3. Аналого-цифровой преобразователь с обратной связью
- •5.1.4 Аналого-цифровой преобразователь следящего типа
- •5.1.5. Параллельный ацп
- •5.1.6. Интегрирующие ацп
- •5.1.7. Ацп последовательных приближений
- •5.2. Цифро-аналоговые преобразователи
- •5.3. Преобразователи интервалов времени
- •5.4. Вопросы для самоконтроля
- •6. Устройства хранения информации
- •6.1. Основные характеристики запоминающих устройств
- •6.2. Оперативные запоминающие устройства
- •6.2.1. Статические озу
- •6.2.2. Динамические озу Принцип действия динамических озу
- •Схемные особенности динамических озу
- •6.3. Постоянные запоминающие устройства
- •Масочные пзу
- •Программируемые пзу
- •6.4. Перепрограммируемые запоминающие устройства
- •Флэш-память
- •6.5. Вопросы для самоконтроля
- •7. Селекторы импульсных сигналов
- •7.1. Амплитудные селекторы
- •7.1.1. Селектор максимального уровня
- •7.1.2. Селектор минимального уровня
- •7.2. Временные селекторы
- •7.3 Селекторы импульсов по длительности
- •7.3.1. Селекторы максимальной длительности
- •7.3.2. Селекторы минимальной длительности
- •7.4 Элементы задержки и формирователи импульсов
- •7.5. Вопросы для самоконтроля
- •8. Средства отображения информации
- •8.1. Газоразрядные цифровые индикаторы
- •8.2. Знакосинтезирующие индикаторы
- •8.3. Вакуумные люминесцентные индикаторы
- •8.4. Вакуумные накаливаемые индикаторы
- •8.5. Полупроводниковые семисегментные индикаторы
- •8.6. Жидкокристаллические индикаторы (жки)
- •8.7. Матричные индикаторы
- •8.8. Подключение индикаторов к эвм
- •8.9. Вопросы и задания для самоконтроля
- •9. Автоматы
- •9.1. Автомат в системе управления
- •9.2. Структурный автомат
- •9.3. Аппаратная реализация автоматов
- •9.4. Вопросы и задания для самоконтроля
- •Заключение
- •Б иблиографический список
- •ПриложенИя
- •Приложение 1. Обозначения цифровых микросхем
- •Приложение 2. Условные графические обозначения элементов цифровой техники
- •Оглавление
9.3. Аппаратная реализация автоматов
Комбинационная схема может быть реализована на микросхемах логических элементов исходя из функций выходов, записанных в дизъюнктивной нормальной форме. Пример такой схемной реализации одной их функций представлен на рисунке 9.7а. В схеме использованы микросхемы: 155ЛН1 (6 элементов "НЕ"), 155ЛИ3 (3 элемента "3И") и 155ЛЛ1 (4 элемента"2ИЛИ"). Такая реализация КС возможна при малом числе ее полюсов.
Рис.9.7. Аппаратная реализация функции Y0
Более удобной является реализация логической функции на микросхеме цифрового коммутатора. Пример реализации на микросхеме 155КП7 приведен на рис 9.7б. В общем случае одноканальный коммутатор (мультиплексор) M 1 имеет M=2N входов данных, N адресных входов и один выход. При работе мультиплексора вход данных, номер которого установлен сигналами на адресных входах, соединяется с выходом. При реализации логической функции выход коммутатора содержит значение функции, на каждый из N адресных входов подают значение закрепленного за ним аргумента. Каждое значение входных аргументов определяет номер входа, подключаемого к выходу. На каждый из входов данных подают логический сигнал равный значению функции при данном наборе аргументов, который представляет адрес входа. Логический сигнал на выходе коммутатора будет равен требуемому значения функции при поступающих на адресные входы значениях аргументов.
Наиболее перспективным является использование микросхемы постоянной программируемой (однократно, например, КР556РТ5) или перепрограммируемой памяти (например, К573РФ5) для реализации комбинационной схемы. Для микросхем указывается их организация в виде K*M, где K=2N – число ячеек памяти, а M – число разрядов ячеек памяти и, следовательно, выходов данных. Такая микросхема позволяет реализовать M логических функций (по числу выходов) N (по числу адресных входов) аргументов. Сигналы на входах управления устанавливаются на режим чтения. На адресные входы подают значения аргументов, а значение каждой из M функций формируется на своем выходе данных. Программирование микросхемы в соответствии с ее таблицей истинности проводится пользователем согласно ТУ на микросхему.
При разработке автомата наибольшую трудность представляет реализация КС (ППЗУ) из-за ее большой емкости. Для решения задачи оптимального использования памяти и снижения емкости используют дополнительные технические решения: кодирование и мультиплексирование сигналов. Если не все значения набора аргументов могут присутствовать на входе КС, то перед ней возможна установка дополнительного шифратора (преобразователя кода) N1 N2 (N1>N2), имеющего число выходов меньшее числа входов. Шифратор представляет собой также КС. Если по алгоритму работы возможны не все комбинации выходных сигналов автомата (управляющих сигналов) то на выходе может быть установлен дополнительный дешифратор команд (ДК), представляющий собой КС и имеющий число выходов большее числа входов. При этом функциональные схемы автоматов будут иметь вид, представленный на рис. 9.8.
Для сокращения емкости КС, когда данный момент времени в формировании выходных сигналов участвует только часть входных сигналов, целесообразна установка на входе автомата селектора входных сигналов. Селектор представляет собой в общем случае многоканальный коммутатор, на управляющий вход которого поступают сигналы с регистра состояния автомата. С помощью селектора из всей совокупности входных переменных выделяются только те, которые используются в данном состоянии автомата. При этом сокращается число входов КС. Автомат приобретает вид, представленный на рис. 9.9.
В схеме автомата необходимо применять только микросхемы регистров со стробированием (записью) по фронту, а не по уровню, не регистры-защелки, т.к. в противном случае при переходе регистра в режим пропускания входной информации замкнется обратная связь и возможна неконтроллируемая генерация. В качестве регистров можно взять КР1533ИР23, КР1533ИР27, КР1533ИР37. Максимальная тактовая частота, определяющая быстродействие, должна быть такой, чтобы суммарная задержка регистра и ППЗУ не превышала периода тактовой частоты.