5.1.5. Параллельный ацп

Параллельные АЦП состоят из следующих основных узлов: делитель опорных напряжений, выполненный на резисторах, набор компараторов напряжения, регистры хранения, дешифратор и выходные каскады (рис.5.5).

Обычно компаратор и регистр хранения делают стробируемыми. АЦП работает следующим образом: входное напряжение одновременно поступает на неинвертирующие входы всех компараторов, которые производят в момент поступления стробирующего импульса сравнение этого сигнала с напряжениями, поступающими на инвертирующие входы с резистивного делителя напряжения. Результат сравнения поступает в регистр хранения для запоминания по стробу и затем в дешифратор. Дешифратор преобразует код, поступающий с компараторов в двоичный код. Код с выхода дешифратора поступает на выходные каскады для преобразования в стандартные уровни с игналов.

Рис. 5.5. Параллельный АЦП

5.1.6. Интегрирующие ацп

И нтегрирующие АЦП по принципу работы в значительной мере напоминают АЦП с промежуточным преобразованием входного напряжения во временной интервал.

Рис. 5.6 АЦП двойного интегрирования

Большинство интегрирующих АЦП работает в два такта интегрирования. Поэтому их называют АЦП двухтактного интегрирования

Принцип работы АЦП двойного интегрирования представлен на рис.5.6.

Р ис. 5.7. Диаграмма работы АЦП двойного преобразования

На первом такте работы (рис.5.7) устройство управления, замыкая ключ К1, подключает источник входного сигнала к входу интегратора. Одновременно определяется полярность входного напряжения и включается счетчик, отмеряющий установленный интервал времени Т_ИНТ интегрирования входного сигнала. После истечения заданного времени интегрирования входного сигнала конденсатор окажется заряженным до некоторого уровня пропорционального величине входного сигнала.

Затем устройство управления отключает источник сигнала и, замыкая в зависимости от полярности входного напряжения ключи К2 или К3, подключает источник опорного напряжения ко входу интегратора так, что интегратор начинает разряжаться. Происходит интегрирование опорного сигнала противоположной полярности от входного сигнала. Одновременно устройство управления включает счетчик. Момент полного разряда интегратора (достижения выходным сигналом интегратора уровня нуля) фиксируется компаратором, подключенным к выходу интегратора. Выходной дискретный сигнал компаратора поступает как один из управляющих сигналов счетчика. Счет продолжается до полного разряда интегратора. Содержимое счетчика в этот момент будет пропорционально входному сигналу: , где Т_ТАКТ – тактовая частота ГТИ.

5.1.7. Ацп последовательных приближений

А

Рис. 5.8. АЦП последовательных приближений

ЦП последова­тельных приближений со­стоит их трех основных блоков: компаратора, ре­гистра последовательного приближения (РПП) и ЦАП (рис.5.8). После по­дачи команды “Пуск” с приходом первого такто­вого импульса РПП при­нудительно задает на вход ЦАП код, соответст­вующий половине его шкалы(старший n-ый разряд входного двоич­ного числа). Выходное напряже­ние ЦАП подается на один из входов компаратора и сравнива­ется с входным напряжением U_ВХ, поступающим на другой вход. Вырабатываемый при этом на выходе компаратора сигнал (0 или 1) поступает в РПП и пока­зывает увеличить или уменьшить код, подаваемый с РПП в ЦАП (рис.5.9). Далее алгоритм работы РПП следующий: при каждом очередном такте РПП устанавли­вает очередной младший бит (разряд на единицу меньший) снимая предыдущий, ранее уста­новленный, старший бит, если входной сигнал больше сигнала обратной связи с ЦАП. Количе­ство шагов (тактов) приближения соответствует количеству двоичных разрядов. После завершения цикла преобразования (n тактов) РПП выдает в течении одного такта сигнал готовности.

На рис.5.9 представлена временная диаграмма работы 4-разрядного АЦП. Первый такт устанавливает старший третий разряд соответствующий числу 8. Установившийся на выходе ЦАП уровень 8 больше входного сигнала U_ВХ=4.3. Поэтому на выходе компаратора устанавливается сигнал 0 (меньше). Выходной сигнал компаратора 0 заставляет в следующем такте при установке второго разряда (что соответствует числу 4) снимать третий разряд. В результате выходной сигнал ЦАП станет равным 4<4.3 и на выходе компаратора появится 1 (больше). Поэтому в следующем такте при установке первого разряда второй разряд не снимается и выходной сигнал станет равным 6>4.3. Поэтому в следующем такте первый разряд снимается, а нулевой – устанавливается.