- •В.В. Болгов, в.И. Енин, а.В. Смольянинов
- •Схемотехника
- •В.В. Болгов, в.И. Енин, а.В. Смольянинов Схемотехника
- •Схемотехника
- •Введение
- •После изучения дисциплины необходимо знать:
- •После изучения дисциплины необходимо уметь:
- •В.1. Роль и место курса “Схемотехника” в учебном процессе
- •В.2. Основные направления развития цифровых устройств
- •В.3. Самостоятельная работа студентов и контроль знаний
- •1 . Основы теории логических функций.
- •1.1. Логические функции
- •1.2. Основные законы и тождества алгебры логики
- •1.3. Формы представления логических функций
- •Совершенная дизъюнктивная нормальная форма
- •Совершенная конъюнктивная нормальная форма
- •Получение логических выражений скнф и сднф
- •1.4. Минимизация логических функций
- •Метод Квайна
- •Метод карт Вейча
- •1.5. Построение и анализ работы логических схем
- •1.6. Построение логических схем с несколькими выходами
- •1.7. Вопросы и задания для самоконтроля
- •2. Интегральные микросхемы
- •2.1. Технологии цифровых интегральных схем
- •2.2. Параметры интегральных микросхем
- •2.3. Логические элементы транзисторно-транзисторной логики
- •2.3.1. Входные каскады ттл микросхем
- •2.3.2. Типы выходных каскадов ттл цифровых элементов
- •Логический выход
- •Элементы с тремя состояниями
- •Выходные каскады с открытым эмиттером
- •Выход с открытым коллектором
- •Основные характеристики микросхем ттл серий
- •2.4. Логические элементы эмиттерно-связанной логики
- •2.5. Логические элементы на моп‑транзисторах
- •2.6. Кмоп микросхемы
- •2.6.1. Режим неиспользуемых входов
- •2.6.2. Преобразователи уровня
- •2.7. Простейшие интегральные микросхемы
- •2.8. Шинные формирователи и приемопередатчики
- •2.9. Вопросы и задания для самоконтроля
- •3. Устройства комбинационного типа
- •Двоичные шифраторы и дешифраторы
- •3.1.1. Разработка схемы шифратора и его работа
- •3.1.2. Приоритетный шифратор
- •3.1.3. Разработка схемы дешифратора и его работа
- •3.1.4. Преобразователи кодов
- •3.2. Мультиплексоры и демультиплексоры
- •3.2.1. Мультиплексоры
- •3.2.2. Демультиплексоры
- •3.2.3. Получение мультиплексоров и демультиплексоров на большое количество входов (выходов)
- •3.2.4. Универсальные логические модули
- •3.2.5. Совместная работа мультиплексора и демультиплексора
- •3.3. Сумматоры, алу и матричные умножители
- •3.3.1. Одноразрядный сумматор
- •3.3.2. Сумматор последовательного действия
- •3.3.3. Сумматор параллельного действия с последовательным переносом
- •3.3.4. Сумматор параллельного действия с параллельным переносом
- •3.3.5 Арифметико-логические устройства
- •3.3.6. Матричные умножители
- •3.4. Компараторы
- •3.5 Схемы контроля
- •3.6. Вопросы и задания для самоконтроля
- •4. Узлы последовательностного типа
- •4.1. Триггеры
- •4.1.1. Асинхронные триггеры
- •4.1.2. Асинхронный d-триггер
- •4.1.3. Синхронные триггеры
- •Синхронный rs-триггер
- •Синхронный d-триггер
- •Триггеров
- •4.1.4. Триггеры с двухступенчатым запоминанием информации
- •4.1.6. Счетный триггер
- •4.1.7. Динамические триггеры
- •4.1.8. Установка начального значения триггера
- •4.1.9. Триггеры Шмидта
- •4.2. Регистры
- •4.2.1. Параллельный регистр
- •4.2.2. Последовательные (сдвигающие) регистры
- •4.2.3. Взаимное преобразование числа из последовательного кода в параллельный
- •4.3. Счётчики
- •4.3.1. Суммирующие счетчики
- •4.3.2. Вычитающие счетчики
- •4.3.3. Реверсивные двоичные счетчики
- •4.3.4. Кольцевые счетчики
- •4.3.5. Условное обозначение счетчиков
- •4.3.6. Быстродействие счетчиков
- •4.3.7. Программирование счетчиков
- •4.4. Вопросы и задания для самоконтроля
- •5. Аналого-цифровые и цифро-аналоговые преобразователи
- •5.1. Аналого-цифровые преобразователи
- •5.1.1. Принцип аналого-цифрового преобразования
- •5.1.2. Ацп с промежуточным преобразованием во временной интервал
- •5.1.3. Аналого-цифровой преобразователь с обратной связью
- •5.1.4 Аналого-цифровой преобразователь следящего типа
- •5.1.5. Параллельный ацп
- •5.1.6. Интегрирующие ацп
- •5.1.7. Ацп последовательных приближений
- •5.2. Цифро-аналоговые преобразователи
- •5.3. Преобразователи интервалов времени
- •5.4. Вопросы для самоконтроля
- •6. Устройства хранения информации
- •6.1. Основные характеристики запоминающих устройств
- •6.2. Оперативные запоминающие устройства
- •6.2.1. Статические озу
- •6.2.2. Динамические озу Принцип действия динамических озу
- •Схемные особенности динамических озу
- •6.3. Постоянные запоминающие устройства
- •Масочные пзу
- •Программируемые пзу
- •6.4. Перепрограммируемые запоминающие устройства
- •Флэш-память
- •6.5. Вопросы для самоконтроля
- •7. Селекторы импульсных сигналов
- •7.1. Амплитудные селекторы
- •7.1.1. Селектор максимального уровня
- •7.1.2. Селектор минимального уровня
- •7.2. Временные селекторы
- •7.3 Селекторы импульсов по длительности
- •7.3.1. Селекторы максимальной длительности
- •7.3.2. Селекторы минимальной длительности
- •7.4 Элементы задержки и формирователи импульсов
- •7.5. Вопросы для самоконтроля
- •8. Средства отображения информации
- •8.1. Газоразрядные цифровые индикаторы
- •8.2. Знакосинтезирующие индикаторы
- •8.3. Вакуумные люминесцентные индикаторы
- •8.4. Вакуумные накаливаемые индикаторы
- •8.5. Полупроводниковые семисегментные индикаторы
- •8.6. Жидкокристаллические индикаторы (жки)
- •8.7. Матричные индикаторы
- •8.8. Подключение индикаторов к эвм
- •8.9. Вопросы и задания для самоконтроля
- •9. Автоматы
- •9.1. Автомат в системе управления
- •9.2. Структурный автомат
- •9.3. Аппаратная реализация автоматов
- •9.4. Вопросы и задания для самоконтроля
- •Заключение
- •Б иблиографический список
- •ПриложенИя
- •Приложение 1. Обозначения цифровых микросхем
- •Приложение 2. Условные графические обозначения элементов цифровой техники
- •Оглавление
1.5. Построение и анализ работы логических схем
Электронные устройства, в которых информация представлена в двоичном коде, т.е. логическим 0 и логической 1,описываются булевыми функциями. Обычно высокий потенциал принимают за логическую единицу, а низкий – за логический ноль. В противном случае используют дополнительные соглашения, которые могут быть приняты для отдельных узлов одной схемы.
Для аппаратной реализации логических функций промышленностью выпускаются наборы микросхем. Микросхемы (м/с) реализуют как простейшие логические функции (НЕ, ИЛИ, И, исключающее ИЛИ), так и более сложные. Микросхема может содержать как один логический элемент, так и несколько одинаковых элементов. Путем соединения микросхем реализуются более сложные функции.
Синтез логического устройства состоит в определении набора логических элементов и их соединения таким образом, чтобы обеспечить требуемые свойства устройства. При этом обычно существуют ограничения на применяемые для синтеза логические элементы.
Набор логических элементов, из которых можно построить любую сложную функцию, называют базисом. Набор всех элементарных функций является самым широким базисом.
Набор логических элементов, из которых можно построить любую сложную функцию, но исключение из него любого логического элемента не позволяет этого сделать, называют минимальным базисом.
Минимальный базис образуют элементы И-НЕ, ИЛИ-НЕ (каждый в отдельности) или попарно: элементы И, НЕ и ИЛИ, НЕ. Существуют и иные базисы.
После выбора базиса преобразуют логическое выражение функции так, чтобы все входящие в него операции можно было выполнить в заданном базисе.
Например, используя логические элементы И, ИЛИ, НЕ, можно построить любую сложную функцию, так как они позволяют выполнить не только предусмотренные ими, но и любые логические операции, используя комбинации исходных функций.
Для построения логической схемы, заданной логическим выражением (если она задана иным способом, то необходимо записать ее логическое выражение), можно рекомендовать такую последовательность.
1. Определить количество входных переменных (входов устройства).
2. Начать построение с выполнения самых простых операций, постепенно усложняя их и получая более сложные операции (инверсия, потом операции в скобках, конъюнкция, дизъюнкция), до тех пор, пока будут выполнены все предусмотренные операции.
Например, для получения логической схемы функции
Y = +
на первом этапе определяется количество входов (их два – Х1 и Х2), потом выполняются операции инверсии входных переменных, потом конъюнкции и , и, наконец, они объединяются дизъюнкцией (рис. 1.9).
Рис.1.9. Схема реализации функции +
П ри построении схем в некоторых базисах требуется предварительно преобразовать логическую функцию, заменив логические операции, которые не могут быть выполнены в заданном базисе, используя тождества алгебры логики (в первую очередь правила де Моргана).
Например, в базисе И-НЕ нельзя выполнить операцию ИЛИ, используя правила де Моргана. Ее заменяют операциями И и НЕ. Для получения элемента НЕ достаточно объединить все входы элемента И-НЕ в один (рис. 1.10а). Аналогично, для получения элемента НЕ достаточно объединить все входы элемента ИЛИ-НЕ в один (рис.1.10б).
а б
Рис. 1.10. Получение инверторов из элементов И-НЕ, ИЛИ-НЕ
Для построения схемы рассмотренного примера в базисе И-НЕ надо заменить дизъюнкцию между конъюнкциями и на конъюнкцию. Так как она связывает оба члена всего выражения, то и двойная инверсия берется для всего выражения, у которого потом одна инверсия сохранится, а вторая заменится по правилу де Моргана:
Y = = .
Если требуется строить логическое устройство в базисе ИЛИ-НЕ, то преобразованию де Моргана подвергают ту часть исходного выражения, где требуется заменить конъюнкцию дизъюнкцией, или все выражение в целом. Элемент НЕ получают, как и прежде, объединением всех входов элемента ИЛИ-НЕ в один (рис. 1.10б).
Для рассматриваемого примера надо заменить дизъюнкцией две конъюнкции (в членах и ), поэтому преобразованию де Моргана подвергают каждую конъюнкцию исходного логического выражения в отдельности:
Y = + = + = + .
Построение логической схемы ничем не отличается от рассмотренного ранее процесса.
Для анализа работы устройства по его схеме надо подать на входы устройства значения входных переменных и определить значения входных и выходных переменных всех ее логических элементов, пока не будет определено значение выходной величины.
На схеме рис. 1.11 показан порядок определения логического уровня сигнала на ее выходе. Значения сигналов на отдельных входах и выходах логических элементов указаны рядом с соответствующим входом и выходом.
Рис. 1.11. Определение логического уровня выходного сигнала по схеме