40Режимы энергопотребления микроконтроллеров.Примеры

Для эффективного использования энергии батареи в микроконтроллерах используются режимы энергосбережения. Спящий режим и управление питанием микроконтроллеров может оказаться очень полезным, если микроконтроллер какое-то время ничего не делает, ожидает какого-нибудь события. А также, для выключения не используемой периферии МК в целях экономии ресурсов батареи питания. Вообще у разных микроконтроллеров биты управления режимами энергосбережения могут быть разбросаны по разным регистрам. А также количество режимов может изменяться от 2 до 6 у разных моделей МК.

Рассмотрим режимы энергосбережения микроконтроллера ADSP-BF:

Процессор допускает четыре режима, каждый со своим уровнем качества и потребления энергии. Режим полного включения обеспечивает наивысшее качество при наибольшей тактовой частоте.

Активный режим означает, что процессорное ядро и система работают с частотой внешнего тактового сигнала CLKIN.

Режим сна ограничивает потребление энергии процессором путём отключения тактового сигнала процессорного ядра (CCLK) причём системное синхронное время продолжает функционировать. В режиме сна невозможен прямой доступ (DMA) к памяти первого уровня L1. Процессор может быть разбужен внешним событием или часами реального времени RTC, переходя в активный режим или на полное включение, в зависимости от значения бита обхода (BYPASS) в регистре управления PLL.

Режим глубокого сна максимизирует энергосбережение путём отключения тактирования процессорного ядра синхронного системного времени (CCLK и SCLK). Функционируют только асинхронные системы, такие, как часы реального времени RTC, но при этом для них недоступны внутренние ресурсы или внешняя память. Из этого режима низкого энергопотребления можно выйти только путём сброса или в результате асинхронного прерывания, генерируемого от часов реального времени. При этом процессор в результате прерывания от RTC переходит в активный режим. В результате выхода из глубокого сна путём сброса процессор переходит в режим полного включения.

Регулирование напряжения осуществляется внутренним регулятором микросхемы, который может генерировать уровень от 0,8 до 1,2 В за счет внешнего источника от 2,25 до 3,6 В. Регулятор контролирует логический уровень внутреннего напряжения и программируется специальным регистром VR-CTL путём прибавления по 50 милливольт.

41 Архитектура risc – ядра arm7 16/32 разрядных микроконтроллеров.

Ядра ARM7 применяются во многих микроконтроллерах.

Эта архитектура построена по принципу Load and store –загрузка-сохранение LDR,STR.

LDR – из памяти в регистр R←М

STR – сохранение в памяти RM

Я дро ARM имеет 15 регистров 32 разряда (R0÷R15). Все операции выполняются внутри процессора, а конечные результаты сохраняются в памяти. Ядро ARM содержит аппаратный сдвигатель MAC для циклических сдвигов и содержит 3-х ступенчатый конвеер. (выборка, декодер, выполнение).

Благодаря конвееру если программа не имеет ветвлений, то в среднем за каждый такт выполняется 1 команда.

Недостаток любого конвеера: если есть ветвления, необходимо сбрасывать конвеер. Если в программе много ветвлений, то конвеер не повышает быстродействие.

Традиц стр-ра команды: код операции – адрес

Стр-ра команды для ARM условие-код операции-адрес

Н овая структура команды повышает эффективность конвеера. Но все команды теперь являются условными. Если в префиксе записывается AL – то без условия.

Ядро ARM ещё содержит ALU -аппарат. лог. устр-во.

MAC –аппаратный умножитель с накоплением

Устр. CDB – устр-во цикл. Сдвига

R0…R12 – регистры общего назначения

R13 – указатель стека

R14(LR) – регистр связи с подпрограммой

R15(PC)- прогр. Счётчик

CPSR – регистр состояния

SPSR – буферный регистр, который сохр. содержимое CPSR при изменении режима процессора.

VIC – контр. прерывания

Высокоскоростная шина на 60 Гц.

Мост соединяет высокоскоростную шину и интерфейсные устройства. Для того, чтобы не перегруж. высокоскор. Шину есть локальная шина. Она соед. С оперативной памятью и Flash памятью. Для ускорения доступа к Flash она разделена на 2 банка. MAM управляет расслоением памяти.

PWMO –ШИМ

SPI, I2C – 4-х и 2-х пров. послед. интерфейс

UART0;UART1;GPIO – послед интерфейс стандарты RS232

LR- Link Reg. – регистр связи (хранит адрес возврата из подпрограммы).

Указатель стека позволяет организовать вложенность программы.