- •Микропроцессорные контроллеры
- •8.3 Система команд
- •10.4 Организация памяти
- •1. Типы архитектур микроконтроллеров
- •1.1 Основные структуры вычислительных систем
- •1.2 Определение микропроцессора
- •1.3 Шинная организация соединений
- •1.4. Типы архитектур микроконтроллеров
- •2 Микроконтроллер на базе 8-разрядного
- •2.1 Описание микропроцессора кр1821вм85
- •2.2 Режимы работы мп
- •3 Микроконтроллер на базе 16-разрядного микропроцессора к1810вм86
- •3.1 Технические характеристики мп к1810вм86
- •3.2 Назначение сигналов
- •3.3 Программно-доступные регистры
- •3.5 Организация внешней памяти
- •3.6 Структурная схема мк на базе мп к1810вм86
- •3.7 Способы адресации
- •3.8 Система команд мп 1810вм86
- •3.8.1 Команды пересылок данных
- •2. Пересылки “регистр-память” -
- •3.8.2 Команды преобразование данных
- •10. Команды сдвигов –
- •3.8.3 Команды передачи управления
- •1. Безусловные переходы -
- •8 Микроконтроллер на базе омэвм к1816ве48
- •8.1 Технические характеристики к1816ве48
- •8.2 Способы адресации операндов
- •8.3 Система команд
- •Rlc a, rrc a ; циклические сдвиги влево и вправо через признак переноса.
- •8.4 Таймер
- •8.5 Структурная схема мк
- •9 Микроконтроллер на базе омэвм к1816ве51
- •9.1 Технические характеристики омэвм к1816ве51
- •9.2 Организация памяти
- •9.3 Регистры специальных функций
- •9.4 Способы адресации операндов
- •9.5 Система команд
- •Rlc a, rrc a ; циклические сдвиги влево и вправо через признак переноса.
- •9.6 Управление прерываниями
- •9.7. Последовательный ввод-вывод данных
- •9.8 Таймеры
- •11.1 Семейство pic-контроллеров
- •12 Современные тенденции в развитии
- •12.1 Сигнальные процессоры фирмы Texas Instruments
- •12.2 Сигнальные процессоры Analog Devices
- •12.3 Транспьютеры
12.2 Сигнальные процессоры Analog Devices
Фирма Analog Devices больше известна своими разработками в области аналоговых интегральных схем – операционных усилителей, коммутаторов аналоговых сигналов, аналого-цифровых и цифро-аналоговых преобразователей [20]. Начиная с 1995 г. фирма Analog Devices включилась в конкурентную борьбу за рынки сбыта ОМЭВМ со своими изделиями – сигнальными процессорами ADSP21**
Семейство ADSP21** - набор однокристальных 16-разрядных ОМЭВМ с архитектурой, оптимизированной для выполнения алгоритмов цифровой обработки сигналов и других приложений, требующих высокоскоростных вычислений с фиксированной запятой.
Основные технические характеристики СП семейства ADSP21** следующие:
- шина данных – 16 разрядов;
- шина команд – 14 разрядов;
- ПЗУ команд – 2К х 24;
- ОЗУ команд – 2К х 24;
- ОЗУ данных – 2К х 16;
- производительность до 30 MIPS (млн.операций с фиксированной запятой в секунду);
- таймер – 1;
- последовательный порт – 2.
СП семейства ADSP21** успешно конкурируют с аналогичной продукцией других компаний благодаря сравнимой производительности при более низкой цене, а также развитой системе технических и программных средств разработки прикладных систем.
Высокая производительность СП ADSP21** достигается благодаря многофункциональной и гибкой системе команд, аппаратной реализации большинства типичных для данных приложений операций, высокой степени параллелизма процессов, сокращения командного такта [19].
Каждый СП семейства ADSP21** содержит три независимых полнофункциональных устройства: АЛУ, умножитель с накоплением (УСН), устройство барабанного сдвига, а также обеспечивает аппаратную поддержку вычислений с различной точностью. На рисунке 12.2.1 представлена структурная схема СП семейства ADSP21**, назначение устройств которой следующее:
Рисунок 12.2.1 Структурная схема СП семейства ADSP21**
Генератор адресов команд и два генератора адресов данных обеспечивающие одновременную адресацию как к командам, так и к данным;
ПЗУ - объемом 2К х 24, а также ОЗУ объемом 2К х 24, загружаемое через внешнюю шину данных, используются для хранения программы;
ШК - 24-разрядная шина команд, которая управляет всеми устройствами СП в режиме микрокомандного управления;
ШД – 16-разрядная внутренняя шина данных;
ШАК – 14-разрядная внутренняя шина адресов команд, обеспечивающая адресное пространство объемом 2К;
ШАД – 14-разрядная внутренняя шина адресов данных, обеспечивающая адресное пространство объемом 2К;
МПА – мультиплексор адреса, формирует 14-разрядный адрес на внешней шине адреса Внш.ША;
МПД – мультиплексор данных, формирует 16-разрядные данные на внешней шине данных Внш.ШД;
АЦП, ЦАП, фильтры – аналоговый интерфейс, предназначенный для ввода-вывода аналоговых сигналов (имеют не все представители данного семейства СП);
ОЗУ данных объемом 1К х 16, в котором предусмотрена возможность обмена с ОЗУ программы;
АЛУ – 16-разрядное арифметико-логическое устройство;
УСН – устройство умножения с накоплением результата;
УСДВ – устройство сдвига на заданное число шагов, кроме сдвигов выполняет нормализацию и экспоненциальные операции;
RBUS – шина результатов;
Два последовательных порта обеспечивают последовательный интерфейс с большинством стандартных последовательных устройств, а также с аппаратными средствами сжатия данных, использующими различные законы компандирования;
Хост-порт - порт интерфейса с хост-процессором, который позволяет без дополнительных интерфейсных схем взаимодействовать с главным процессором данного семейства, а также с СП других фирм.
Высокая степень параллелизма позволяет данному СП за один такт выполнить:
- генерировать адрес следующей команды;
- загрузить из памяти следующую команду;
- выполнить до 2-х пересылок данных;
- обновить до 2-х указателей на данные;
- выполнить операцию;
- принять или передать данные через последовательный порт;
- принять или передать данные через хост процессор;
- принять или передать данные через аналоговый интерфейс.
Дальнейшие разработки СП семейства ADSP21** привели к появлению в 1996 г. новых представителей - ADSP2106*, характеризующиеся высокой производительностью – до 80 MIPS (млн.оп. с фиксированной запятой в секунду) и 120 MFLOPS (млн.оп. с плавающей запятой в секунду). По структуре команд микропроцессорного ядра новое поколение СП сходно с предыдущим, а также совместимо снизу-вверх по системе команд.
СП семейства ADSP2106* имеют второе название – SHARC (Super Harvard Architecture Computer), которое определяет новый стандарт интеграции сигнальных процессоров в мультипроцессорную систему. SHARC – микропроцессор характеризуется [19]:
высокоэффективным процессорным ядром;
обработка данных в формате с плавающей запятой;
интерфейс с хост-процессором;
контроллер ПДП;
последовательные порты;
линки и разделяемая шина.
SHARC-архитектура является примером гармонического сочетания принципов построения распределенных и связанных систем, объединяя в себе простоту и эффективность масштабирования распределенных систем с удобством программирования систем с разделяемой памятью.
Основные технические характеристики СП семейства ADSP2106*:
статическое двухвходовое ОЗУ – 512 кбайт;
конфигурация ШД – 16, 32, 48 разрядов;
адресное пространство – 8 Гбайт;
страничный обмен с динамической памятью;
хост-интерфейс, обеспечивает подключение к 16- или 32-разрядной микропроцессорной шиной;
контроллеры ПДП – 4 , обеспечивают обмен данными и кодом через хост-интерфейс с минимальным участием процессорного ядра;
последовательные синхронные порты – 2;
скорость передачи данных через последовательные порты – 40 Мбит/с.
Дополнительные возможности ввода-вывода данных СП предоставляют шесть 4-разрядных линка. Линки – это аппаратные средства ускорения передачи данных. Линки передают данные по переднему и заднему фронту тактового импульса, обеспечивая таким образом, передачу 8 бит за один такт. Каждый линк имеет собственные буферные входные и выходные регистры. Максимальная скорость межпроцессорного обмена через линк и внешний порт составляет 240 Мбайт/с.
Вычислительные модули на базе SHARC – микропроцессоров используются в системах распознавания речи и обработки изображений, в средствах телекоммуникаций и медицинской диагностики.