- •Микропроцессорные контроллеры
- •8.3 Система команд
- •10.4 Организация памяти
- •1. Типы архитектур микроконтроллеров
- •1.1 Основные структуры вычислительных систем
- •1.2 Определение микропроцессора
- •1.3 Шинная организация соединений
- •1.4. Типы архитектур микроконтроллеров
- •2 Микроконтроллер на базе 8-разрядного
- •2.1 Описание микропроцессора кр1821вм85
- •2.2 Режимы работы мп
- •3 Микроконтроллер на базе 16-разрядного микропроцессора к1810вм86
- •3.1 Технические характеристики мп к1810вм86
- •3.2 Назначение сигналов
- •3.3 Программно-доступные регистры
- •3.5 Организация внешней памяти
- •3.6 Структурная схема мк на базе мп к1810вм86
- •3.7 Способы адресации
- •3.8 Система команд мп 1810вм86
- •3.8.1 Команды пересылок данных
- •2. Пересылки “регистр-память” -
- •3.8.2 Команды преобразование данных
- •10. Команды сдвигов –
- •3.8.3 Команды передачи управления
- •1. Безусловные переходы -
- •8 Микроконтроллер на базе омэвм к1816ве48
- •8.1 Технические характеристики к1816ве48
- •8.2 Способы адресации операндов
- •8.3 Система команд
- •Rlc a, rrc a ; циклические сдвиги влево и вправо через признак переноса.
- •8.4 Таймер
- •8.5 Структурная схема мк
- •9 Микроконтроллер на базе омэвм к1816ве51
- •9.1 Технические характеристики омэвм к1816ве51
- •9.2 Организация памяти
- •9.3 Регистры специальных функций
- •9.4 Способы адресации операндов
- •9.5 Система команд
- •Rlc a, rrc a ; циклические сдвиги влево и вправо через признак переноса.
- •9.6 Управление прерываниями
- •9.7. Последовательный ввод-вывод данных
- •9.8 Таймеры
- •11.1 Семейство pic-контроллеров
- •12 Современные тенденции в развитии
- •12.1 Сигнальные процессоры фирмы Texas Instruments
- •12.2 Сигнальные процессоры Analog Devices
- •12.3 Транспьютеры
3.5 Организация внешней памяти
Память в МП, разрабатываемых фирмой Intel, организована побайтно. Даже в МП последнего поколения типа Pentium при 64-разрядной ШД память все равно организована побайтно. Для реализации возможностей, которые открывают ШД более одного байта во всех МП этой архитектуры предусмотрено чтение кодов из памяти словами. Напомним, что слово – это основной формат шины данных рассматриваемой вычислительной системы. Для МП К1810ВМ86 слово – это 16 разрядов, то есть два байта. Поэтому, наряду с режимами побайтного обращения к внешней памяти в этом МП предусмотрен режим чтения-записи слова (таблица 3.5.1).
Т аблица 3.5.1
ВНЕ |
ША0 |
Пояснения |
0 |
0 |
Чт/Зп 2х байтов |
0 |
1 |
Чт/Зп ст. байта |
1 |
0 |
Чт/Зп мл. байта |
1 |
1 |
Нет обращения |
Рисунок 3.5.1 Организация внешней памяти
Для возможности обращения по словам и по байтам память разделена на 2 банка с четными и нечетными адресами, причем ячейки с четными адресами подключаются к младшему байту ШД, а с нечетными – к старшему (рисунок 3.5.1). Для выбора соответствующего банка памяти используется сигнал BHE совместно с разрядом ША0. Таким образом при проектировании МК необходимо два ПЗУ и два ОЗУ. Сигнал выбора банка памяти должен учитывать таблицу 3.5.1 и общий сигнал разрешения выбора памяти – ПЗУ или ОЗУ.
3.6 Структурная схема мк на базе мп к1810вм86
Структурная схема МК на базе МП К1810ВМ86 совпадает с МК на 8-разрядном МП 1821ВМ85 (рисунок 2.3.1) за исключением того, что необходимо использовать два ПЗУ , два ОЗУ и соответствующий дешифратор, управляющего этими устройствами (рисунок 3.6.1). Используется минимальный режим включения – вход MN/MX +5 В.
Рисунок 3.6.1 Струцктурная схема микроконтроллера
с использованием МП К1810ВМ86
В режиме чтения команд из ПЗУ на совмещенной шине A/D15 – A/D0 выставляется 16-разрядный адрес, который защелкивается в РгА задним фронтом сигнала ALE в соотвестствии с временными диаграммами, представленными на рисунке 2.2.1.
3.7 Способы адресации
Способы адресации операндов в МП К1810ВМ86 существенно расширены – до 24 способов.
Наряду с регистровой, непосредственной и прямой адресацией, определение которых дано в разделе 2.4.1, расширены возможности косвенной адресации, когда в команде указывается регистр, в котором хранится адрес операнда, к которому выполняется обращение.
В системе команд МП 1810ВМ86 существенно расширено число регистров, которые могут быть источником адреса при косвенной адресации. Это регистры – BX, BP, SI, DI. По названию регистров, а также по их комбинациям, различают способы адресации, представленные в таблице 3.7.1.
При косвенной адресации используется не только комбинация регистров, как источников исполнительного адреса EA, но и постоянное смещение disp в пределах текущей страницы памяти. Причем, смещение disp используется с учетом старшего разряда и с учетом размера – в пределах 128 адресов, если используется один байт смещения dispL, и в пределах 32768 адресов, если используется два байта смещения – disp L, disp H .
Таким образом, физический адрес при косвенной адресации может состоять из 4-х частей, находящихся в базовом регистре, индексном регистре, в команде в виде смещения disp и в сегментном регистре (см. п.3.4). Косвенная адресация записывается с использованием квадратных скобок, например
MOV DX, [BX + DI + 468] ; переслать в регистр DX слово из ячеек памяти, начиная с адреса, хранящегося в регистрах BX, DI и имеющего смещение 468.
Относительная адресация. Исполнительный адрес ЕА вычисляется как сумма текущего значения счетчика команд IP и смещения disp, указанного в команде ( рисунок 3.7.1):
7 КОП
0
7 Disp L
0
7 Disp H
0
15
Reg IP 0
EA
Рисунок 3.7.1.