- •Микропроцессорные контроллеры
- •8.3 Система команд
- •10.4 Организация памяти
- •1. Типы архитектур микроконтроллеров
- •1.1 Основные структуры вычислительных систем
- •1.2 Определение микропроцессора
- •1.3 Шинная организация соединений
- •1.4. Типы архитектур микроконтроллеров
- •2 Микроконтроллер на базе 8-разрядного
- •2.1 Описание микропроцессора кр1821вм85
- •2.2 Режимы работы мп
- •3 Микроконтроллер на базе 16-разрядного микропроцессора к1810вм86
- •3.1 Технические характеристики мп к1810вм86
- •3.2 Назначение сигналов
- •3.3 Программно-доступные регистры
- •3.5 Организация внешней памяти
- •3.6 Структурная схема мк на базе мп к1810вм86
- •3.7 Способы адресации
- •3.8 Система команд мп 1810вм86
- •3.8.1 Команды пересылок данных
- •2. Пересылки “регистр-память” -
- •3.8.2 Команды преобразование данных
- •10. Команды сдвигов –
- •3.8.3 Команды передачи управления
- •1. Безусловные переходы -
- •8 Микроконтроллер на базе омэвм к1816ве48
- •8.1 Технические характеристики к1816ве48
- •8.2 Способы адресации операндов
- •8.3 Система команд
- •Rlc a, rrc a ; циклические сдвиги влево и вправо через признак переноса.
- •8.4 Таймер
- •8.5 Структурная схема мк
- •9 Микроконтроллер на базе омэвм к1816ве51
- •9.1 Технические характеристики омэвм к1816ве51
- •9.2 Организация памяти
- •9.3 Регистры специальных функций
- •9.4 Способы адресации операндов
- •9.5 Система команд
- •Rlc a, rrc a ; циклические сдвиги влево и вправо через признак переноса.
- •9.6 Управление прерываниями
- •9.7. Последовательный ввод-вывод данных
- •9.8 Таймеры
- •11.1 Семейство pic-контроллеров
- •12 Современные тенденции в развитии
- •12.1 Сигнальные процессоры фирмы Texas Instruments
- •12.2 Сигнальные процессоры Analog Devices
- •12.3 Транспьютеры
9.2 Организация памяти
1. Внутреннее ПЗУ. ПЗУ используется для хранения программы. Внутреннее ПЗУ объемом 4 кбайта занимает адреса от 0000 до 0FFFh. Работа с внутренним ПЗУ выполняется при DEMA = 1, при этом используются все 4 порта ввода-вывода данных.
В режиме контроля программа, записанная во внутреннем ПЗУ, может быть прочитана через порт Р0 путем подачи на разряд Р2.7 лог.”0”, а на вход порта Р1 и на вход разрядов Р2.0 – Р2.3 - 12-разрядного адреса.
В режиме эксплуатации МК программа во внутреннем ПЗУ может быть защищена специальным битом защиты, который устанавливается в состояние “0” при программировании ОМЭВМ. При этом запрещается доступ к внутренней памяти любыми внешними средствами. Очистить бит защиты памяти можно только при общем стирании программы.
2. Внешнее ПЗУ и ОЗУ. При DEMA=0 предусмотрено подключение внешнего ПЗУ объемом до 60 кбайт. В этом случае адресное пространство расширяется до адреса FFFFh. Внешнее ПЗУ подключается к портам P0, P2, а также используются разряды порта Р3. Получается, что для подключения внешних устройств остается только порт Р1.
Рисунок 9.2.1 Подключение внешней памяти
Однако, обращение к внешним устройствам может быть организовано по схеме рисунка 9.2.1 как к ячейкам ВншОЗУ. В этом случае необходимо дополнительно включить дешифратор адреса, который будет выбирать либо ВншУ, либо ВншОЗУ.
На рисунке 9.2.2 представлены временные диаграммы работы МК на ОМЭВМ К1816ВЕ48 в режиме обращения к ВншОЗУ. В начальной фазе через порт Р0 передается младший байт адреса, который сопровождается передачей сигнала ALE. По заднему фронту сигнала ALE необходимо младший байт адреса защелкнуть в регистре РгА. Старший байт адреса передается через порт P2 и удерживается весь цикл обращения. Далее, на выходе порта Р0 формируются данные, которые сопровождаются сигнал ом PME – признаком обращения либо к ВншПЗУ (РМЕ=0), либо к ВншОЗУ (РМЕ=1). Разряд P3.6 используется для передачи сигнала записи (WR), а разряд Р3.7 – чтения (RD).
Сигнал РМЕ фактически расширяет адресное пространство ОМЭВМ К1816ВЕ51 до 128 кбайт.
Обращение к ВншОЗУ выполняется с помощью косвенной адресации с использованием специального регистра DPTR и только через аккумулятор:
MOVX @DPTR, A ; A M[DPTR]
MOVX A, @DPTR ; M[DPTR] A.
3. Внутреннее ОЗУ. Имеет объем 128 байт и занимает адресное пространство от 00h до 7Fh. Все ячейки ОЗУ могут адресоваться с использованием как косвенной, так прямой адресации.
Часть ячеек ОЗУ имеет второе функциональное назначение, которое иллюстрируется диаграммой рисунка 9.2.3.
Выделяются 32 ячейки ОЗУ в виде четырех банков по 8 ячеек - это регистры общего назначения (РОН), для обращения к которым используются команды с наиболее быстродействующей регистровой адресацией. Выбор банка РОНов осуществляется с помощью специального регистра PSW, разряды которого имеют следующие значения:
CY – (carry) – перенос;
AC – дополнительный перенос из младшей в старшую тетраду;
F0 – устанавливаемый программно признак пользователя;
RS1, RS0 – код выбора банка РОНов;
OV – (over) – переполнение;
P - (parity) – дополнение до четности результата.
Например, для выбора банка 2 РОНов необходимо выполнить следующую команду – MOV PSW, #00010000b.
16 ячеек внутреннего ОЗУ c адреса 20h по 2Fh отведены под адресуемые пользователем биты. При этом получается 16*8=128 адресуемых битов в диапазоне адресов от 00 до 7Fh. Команды пересылок битов выполняются только через бит признака переноса С! Например:
MOV C, 7Ah ; битовая переменная из ячейки ОЗУ с адресом 7Ah копируется в бит признака переноса С.
80 ячеек внутреннего ОЗУ c адреса 30h по 7Fh отведены под ОЗУ пользователя. Используется как прямая, так и косвенная адресация.
Отдельного стекового пространства нет. В качестве стека используется любая область ОЗУ, для чего прямой адрес (direct addr), указанный в командах PUSH <direct addr> и POP <direct addr>, загружается в указатель стека.
В область адресного пространства внутреннего ОЗУ включены регистры специальных функций, которые допускают только прямую адресацию.