- •1 Определение информации. Определение аналоговой информации. Определение дискретной информации. Определение и схема цифрового автомата. Определение такта, тактового интервала.
- •2 Шесть основных принципов построения алгоритма (пояснения и примеры)
- •3 Принципы Неймана построения эвм. Общее и Неймановское определение эвм. Блочная базовая схема эвм
- •4 Физический носитель нуля и единицы (vt-диаграмма с указанием зон «0» и «1»)
- •5 Двоичное кодирование простых чисел (формула, пределы). Смещенный двоичный код (преимущества, пределы для простых чисел)
- •6 Двоичное кодирование вещественных чисел. Нормализованная 2-хбайтовая схема представления двоичного вещественного числа с плавающей запятой.
- •7 Кодирование символов (принцип). Основные стандартные таблицы символов
- •8 Управляющий автомат с "жесткой" логикой (определения). Схема и принцип действия.
- •9 Управляющий автомат с программой в памяти (определения). Схема и принцип действия.
- •10 Принцип принудительной адресации микрокоманд, схема. Принцип естественной адресации микрокоманд
- •12 Вертикальное микропрограммирование. Схема. Достоинства и недостатки.
- •14 Горизонтально-вертикальное микропрограммирование. Схема. Достоинства и недостатки.
- •15 Базовая схема микропрограммного автомата. Порядок построения простой горизонтальной микропрограммы
- •16 Базовая схема центрального микропроцессора.
- •17 Основные этапы выполнения команды обработки информации микропроцессором(схема)
- •1. Этап выборки команды:
- •2 Этап исполнения команды. :
- •18 Общий формат машинной команды в объектных кодах. Схема построения.
- •19 Программная регистровая модель пэвм. 6 групп программно доступных регистров цп и МсП.
- •20 Схема и назначение основных регистров общего назначения. Схема регистра флагов.
- •21 Схема и назначение сегментных регистров. Схема сегментной адресации памяти.
- •22 Схема формирования эффективного, линейного и физического адреса
- •23 Адресуемая память (схема). Способы адресации операндов в машинной команде.
- •24 Ассоциативная и стековая память (схемы). Принцип работы. Область использования.
- •2. Ассоциативная память (сверхоперативная память или кэш-память).
- •25 Типы памяти (классификация). Контроллер озу (схема и основные сигналы управления)
- •26 Схема логического распределения памяти по адресам 00000h-а0000h
- •27 Схема логического распределения памяти по адресам а0000h-ffffFh
- •28 Понятие шины и магистрали, состав шины. Характеристики шин. Схема наследуемой шинной архитектуры хт. Основные типы современных шинных архитектур. Особенности их схем.
- •29 Формирования шинного интерфейса для внешних устройств. Схема. Порядок работы.
- •30 Буферизация и изменение формата данных. Схема. Задачи буферизации данных.
- •31 Системный интервальный таймер 8254. Схема, назначение каналов, сигналы и функционирование.
- •32 Режимы использования каналов интервального таймера. Диаграммы и особенности режимов.
- •33 Схемы и конкретные режимы использования каналов 0, 1 и 2 системного интервального таймера.
- •34 Часы реального времени. Порты доступа и регистры часов. Структурная схема и функционирование.
- •35 Частота генератора часов. Формат bcd и схема его использования в пэвм. Константы cmos setup.
- •12. Контроллер клавиатуры пэвм i8049.
- •40 Основные задачи прерывания выполнения программы. Общая схема механизма прерывания программы. Порядок восстановления прерванной программы. Типы прерываний.
- •41 Схема контроллера прерываний. Назначение основных регистров. Порядок программирования
- •14. Контроллер прерываний i8259a
- •42 4 Режима формирования приоритетов пкп, 2 режима завершения прерываний пкп.
- •43 Схема формирования адреса вектора по номеру аппаратного (радиального) прерывания для ведущего и ведомого контроллера прерываний.
- •44 Контроллер прямого доступа к памяти. Назначение. Основные задачи. Принципы работы.
- •45 Общая функциональная схема реализации. Порядок ее работы.
- •46 Контроллер пдп 8237а. Схема. Регистры.
- •47 Основные сигналы контроллера пдп i8327а. Порты доступа. Порядок программирования
- •48 4 Режима работы контроллера пдп i8327а. Основные типы передачи информации
- •49 Видеоконтроллер ega. Схема. Назначение отдельных блоков и их функционирование.
- •50 Видеоконтроллер vga. Основные режимы использования. Регистры. Порядок программирования.
- •51 Страничная организация экранной памяти (схема). Области пзу эвм для обмена видеоданными.
- •52 Состав байта-атрибута символа в текстовом режиме. Палетты – виды, состав и адреса доступа.
- •53 Пикселы. Порядок программирования видеоизображения. Понятие о 3d, Direct X.
- •54 Архитектура дисковой подсистемы пэвм (основные понятия).
- •55 Структура файловой системы dos размещения информации на магнитном диске (схема).
- •56 Состав mbr, br, Root и fat.
- •57 Структура файловой системы ntfs. Схема взаимодействия с операционными системами.
- •58 Raid-массивы. Схемы вариантов, назначение, области использования.
- •59 Основные методы восстановления информации на hdd при потере pt мbr и br.
- •60 Обеспечение отказоустойчивости ntfs. Порядок восстановления удаленных файлов.
- •61 Контроллер нгмд 8272. Схема. Регистры. Система команд. Значения основных констант.
- •62 Контроллер нжмд. Схема. Регистры контроллера. Характеристики интерфейсов связи.
- •63 Методы кодирования информации на магнитных дисках (диаграммы). Интерлинг и предкомпенсация.
- •64 Основные типы современных накопителей информации и их характеристики (объем, скорость доступа).
- •65 Система ввода/вывода bios. Назначение. Задачи. Таблицы портов. Доступ к переменным.
- •66 Система PnP автоопределения различных устройств пэвм. Принципы построения. Ресурсы. Схема распределения.
- •67 Основные компоненты современных систем автоматического распределения ресурсов bios.
49 Видеоконтроллер ega. Схема. Назначение отдельных блоков и их функционирование.
Назначение видеоадаптеров (графических контроллеров).
Аппаратные средства для вывода информации на экран включают в себя видеоадаптер (графический контроллер), выполненный для слота расширения ISA, PCI, AGP, PCI-e или встроенный на системной плате, а также собственно монитор любого исполнения или телевизор.
Конструктивно видеоадаптер представляет собой самостоятельное устройство, управляемое семейством собственных процессоров (от 2-х до 8-ми и более), сравнимыми по мощности с центральным процессором ПЭВМ.
Видеопамять современного графического контроллера достигает размера 256 мегабайт.
В состав видеоадаптера может входить блок TV-тьюнера для прямого приема телепередач, а также блок сопряжения с другим адаптером для повышения скорости обработки потока видеоинформации.
В качестве примера для изучения рассмотрим видеоадаптер EGA.
Расширенный Графический Адаптер (Enhanced Graphics Adapter - EGA) фирмы IBM представляет собой графический контроллер, обеспечивающий возможность работы в различных видеорежимах совместно с цветными или монохромными мониторами с цифровыми входами. Кроме того, адаптер обеспечивает возможность работы со световым пером.
Графический контроллер EGA может функционировать в текстовом и нескольких графических режимах и обладает возможностью загрузки в видеопамять шрифтов в алфавитно-цифровом режиме.
Схема графического контроллера EGA.
Назначение блоков видеоадаптера.
1. Блок управления разверткой изображения (CRT Controller) управляет сигналами горизонтальной и вертикальной синхронизации, начальным адре- сом вывода в видеобуфере, положением и формой курсора и др.
2. Блок синхронизации (Sequencer) генерирует тактовые сигналы и сигналы синхронизации доступа к видеопамяти. Данным устройством также обеспечивается возможность доступа к видеопамяти со стороны централь-ного процессора в специально выделенные моменты времени в промежутке между интервалами времени, необходимыми для доступа к видеопамяти в процессе регенерации изображения на экране. В этом же блоке содержатся регистры управления записью данных в битовые плоскости.
3. Графический контроллер (Graphics Controller) управления данными.
В графических режимах данные из видеопамяти пересылаются в микросхему контроллера атрибутов последовательно.
В текстовых режимах данные пересылаются в параллельной форме в обход графического контроллера.
4. Контроллер атрибутов (Attribute controller). В контроллере атрибутов устанавливается цветовая палитра из 16-ти цветов, каждый из которых может быть определен независимо от остальных цветов. На вход монитора подается 4-х битовый код цвета. Этой же микросхемой выполняются действия по управлению мерцанием и подчеркиванием. Контроллер получает данные из видеобуфера и преобразует их в управляющие сигналы, подаваемые на вход монитора.
5. Видеобуфер (Display MAP) Размер видеобуфера (называемого также видеопамятью или памятью адаптера EGA) равен 64 Кб. Видеобуфер досту-пен со стороны процессора как на чтение так и на запись и состоит из 4-х битовых плоскостей по 16 Кб. Существует возможность расширения буфера до 128 Кб. На плате расширения установлены разъемы для подключения еще 128 Кб памяти, что позволяет довести размер видеобуфера до 256 Кб. При этом в каждую битовую плоскость добавляется два дополнительных банка памяти по 16 Кб.
С целью совместимости с более ранними моделями видеоадаптеров, адреса видеобуфера могут изменяться. Вожможны 4 варианта.
Видеобуфер может быть установлен объемом 128 Кб и начинаться с сегментного адреса A0000, объемом 64 Кб с адреса A0000, объемом 32 Кб с адреса B0000 и тем же объемом но с адреса B8000.
6. Базовая система ввода/вывода (BIOS EGA) находится в памяти специ-ального ПЗУ установленного на плате адаптера. BIOS EGA объединяется с базовой системой ввода/вывода (BIOS системной платы). Здесь размещают- ся шрифты, используемые для генерации символов и управляющие програ-ммы видеоадаптера. Размер ПЗУ - 16 Кб, начальный адрес - C0000.
7. Дополнительные схем (MUX) для запоминания значений всех битовых плоскостей при чтении байта данных видеобуфера блоком управления CRT, центральным процессором или контроллером атрибутов.
На плате установлены также два тактовых генератора с частотами 14 и 16 Мгц, определяющие частоту вывода точек растра и 4 внешних регистра ввода/вывода, не входящие в состав схемы.