- •В. І. Губар
- •Імпульсна та цифрова електроніка
- •З задачами і вправами
- •Навчальний посібник
- •Передмова
- •1. Сигнали імпульсної техніки. Електронні інтегратори та диференціатори.
- •1.2 Електронні інтегратори.
- •1.3 Диференціатори.
- •1.4 Аналіз імпульсних кіл
- •1.5 Контрольні питання
- •1.6 Задачі.
- •2. Транзисторні ключі
- •2.1 Біполярний транзисторний ключ.
- •Перехідні процеси в транзисторному ключі.
- •2.2 Покращення характеристик транзисторних ключів (тк).
- •Підвищення швидкодії тк.
- •2.3 Ключі на польових транзисторах (пт).
- •2.4 Контрольні питання.
- •3 Генератори імпульсів і перетворювачі напруга-Частота
- •3.1 Транзисторний мультивібратор
- •3.2 Мультивібратори на операційному підсилювачі
- •3.3 Несиметричний мультивібратор
- •3.4 Мультивібратор в режимі очікування на операційному підсилювачі (одновібратор)
- •3.5 Перетворювачі напруга-частота (пнч)
- •3.5.1. Вступ
- •3.5.2. Генератори, керовані напругою (гкн)
- •3.5.3 Пнч з розрядом конденсатора.
- •3 .5.5. Пнч з імпульсним зворотнім зв’язком.
- •3.6 Контрольні питання
- •3.7 Задачі і вправи.
- •Частота зрізу за аналогією зі звичайними фільтрами визначається як
- •4.3. Інтегратори на комутаційних конденсаторах (кк).
- •4.4. Перетворювачі напруги на комутаційних конденсаторах (зарядовий насос).
- •Число періодів перемикання ключа на один період коливання дорівнює:
- •4.6. Псевдодиференційний вхід схем на комутаційних конденсаторах.
- •4.7 Контрольні питання
- •5. Логічні елементи і мінімізація бульових функцій
- •5.1 Бульові функції.
- •5.2 Контрольні питання.
- •5.3 Завдання до самостійної роботи.
- •6. Тригерні схеми і лічильники імпульсів
- •6.1. Тригерні схеми
- •6.1.1 Вступ.
- •6.1.3 Синхронізуємі rs-тригери.
- •6.1.4. Лічильні тригера (т- тригера).
- •6.1.5 Тригер затримки (d-тригер).
- •6.1.6 Універсальний тригер (jk-тригер).
- •6.2 Лічильники імпульсів (лі)
- •6.2.1 Вступ.
- •6.2.2 Суматорний асинхронний лічильник імпульсів.
- •6.2.3 Віднімаючий лічильник імпульсів.
- •6.2.4 Суматорний лічильник зі скрізним переносом.
- •6.2.5 Лічильник імпульсів на jk-тригерах.
- •6.2.6 Реверсивний лічильник імпульсів (рлі).
- •6.2.7 Лічильники імпульсів з к≠2n.
- •6.2.7.1 Лічильники імпульсів зі зворотним зв'язком та їхній синтез.
- •6.2.7.2 Паралельне включення лічильників.
- •6.2.7.3 Лічильники з виявленням деяких кодових комбінацій.
- •6.3 Контрольні питання.
- •6.4 Задачі
- •7. Цифрові комбінаційні схеми
- •7.1 Регістри
- •7.2 Шифратори і дешифратори
- •7.3 Мультиплексори і демультиплексори
- •7.5 Задачі
- •8.Пристрої пам’яті. ПрограмОвАні логічні
- •8.1 Вступ
- •8.2 Напівпровідникові пристрої оперативної пам’яті (поп)
- •8.3 Пристрої постійної пам’яті (ппп)
- •Програмовані ппп
- •Репрограмовані ппп
- •8.4 Пристрій вибірки-зберігання (пвз) аналогового сигналу
- •8.5 Деякі приклади застосування ппп
- •8.6 Програмовані логічні інтегральні схеми (пліс)
- •8.6.3 Пппп в якості пліс
- •8.6.4 Програмована матрична логіка (пмл)
- •8.7 Контрольні питання.
- •8.8 Задачі та вправи
- •9. Література.
- •1. Сигнали імпульсної техніки. Електронні інтегратори та диференціатори 4
8.6 Програмовані логічні інтегральні схеми (пліс)
ПЛІС – це сукупність елементів цифрової електроніки, що як ціле здатні виконувати функції обробки інформації.
Головною перевагою ПЛІС над великими спеціалізованими інтегральними схемами та надвеликими інтегральними схемами є малий час їхнього виготовлення з наперед заданими характеристиками. Одна ПЛІС може замінити до 60 чи, навіть, більше інтегральних схем малого та середнього ступеня інтеграції .
8.6.1 Мультиплексор як універсальний логічний елемент
Ідея використання мультиплексора, як універсального логічного елемента, грунтується на тому, що адресні входи А0 та А1 застосовують як інформаційні, на які подаються аргументи відтворення функції, в свою чергу, інформаційні входи мультиплексора D0 D3 (рисунки 8.18, 8.19) виконують роль настроювальних. При цьому на входах D0 D3 можуть формуватися як логічні константи так і деякі допоміжні функції.
За такої схеми рисунку 8.18, вибираючи той чи інший набір "нулів" і "одиниць" для настроювальних входів D0 D3, можна створити 16 бульових функцій (див. таблицю). На рисунку 8.18 схема настроєна на відтворення бульової функції F5 0110.
Рисунок 8.19 Використання мультиплексора для функції
На рисунку 8.19, як приклад, зображена побудова мажоритарного елементу за допомогою мультиплексора на 8 входів.
При реалізації булевих функцій з великою кількістю вхідних змінних, можна застосувати мультиплексне дерево, але іноді, це завдання можна розв’язати також, використовуючи частину настроювальних входів як вхідні аргументи.
8.6.2 Узагальнена структура ПЛІС
На рисунку 8.20 представлена узагальнена структура ПЛІС. Можливі три підходи при створенні конкретних ПЛІС. Перша - це коли з'єднання змінюють у групі логічних елементів "АБО" при цьому елементи "І" залишаються незмінними. Реалізують такі ПЛІС часто за допомогою ПППП. Другий підхід - це коли з'єднання змінюють у групі логічних елементів "І", при цьому елементи "АБО" - незмінні. Такі ПЛІС відносять до класу програмованої матричної логіки. Третій підхід, це коли змінними є як елементим "АБО" так і елементи "І". Такі ПЛІС відносять до класу програмованих логічних матриць.
8.6.3 Пппп в якості пліс
Запам’ятовуючі пристрої, дякуючи простоті та регулярності структури забезпечують високу технологічність при виготовленні. У ПППП легко виділити блоки, схожі з узагальненою структурною схемою ПЛІС. Матриця “І” представлена дешифратором, що здатний перетворювати n вхідних сигналів на 2n вихідних. Наприклад, якщо є ПППП 1КХ8, то це означає, що на виході може утворитись 1024 8-бітних слова. Кількість входів такого пристрою 10. За допомогою такого пристрою можна створити помножувач 4Х4.
8.6.4 Програмована матрична логіка (пмл)
Рисунок 8.22. ПМЛ зі змінними елементами „І”
Багато пристроїв, функціонування яких грунтується на булевих функціях, мають велику кількість вхідних змінних та невелику кількість самих булевих функцій. У цьому випадку ПППП не дуже ефективні, тому що збільшення вхідних змінних на 1 призводить до подвоєння кількості виходів дешифратора ПППП, що ускладнює схему. Цей недолік привів до появи ПМЛ (програмована матрична логіка). В ній збільшення кількості входів у матриці «І» не призводить до збільшення кількості виходів. Матриця «І» у ПМЛ налагоджується при жорстких і заданих зв’язках в “АБО”. Програмують таку схему шляхом усунення зайвих перемичок. Такий тип мікросхем простий для реалізацій булевих функцій і є найбільш поширеними.
8.6.5 Програмовані логічні матриці (ПЛМ)
У третьому типі ПЛІС забезпечується можливість зміни зв’язків, як у матриці “І”, так і у матриці “АБО”. Спеціалістами вважається цей тип ПЛІС менш надійним та складним для практичної реалізації.
На рис. 8.24 зображена ПЛМ, що має 16 входів А15…А0 для змінних і 8 виходів F7…F0. Структура мікросхеми ПЛМ (рис. 8.24б) включає операційну частину із матриці „І”, матриці „АБО”, вхідних і вихідних підсилювачів, програмуючу частину із адресних формувачів (АФ1, АФ2) і програмуємого дешифратора ДШ. Матриця „І” виконує операцію логічного множення для 16 вхідних змінних і їх інверсних значень. Необхідні логічні добутки формуються шляхом перепаювання непотрібних перемичок між рядками і стовпчиками рис. 8.24в (залишені перемички показані точками). Аналогічно формується і матриця „АБО”.
Рисунок 8.24 Програмована логічна матриця
а) мікросхема К556РТ2; б) структура ПЛМ;
в) структура перемичок
8.6.6 Базові матричні кристали (БК)
БК - це новий підхід в проектуванні спеціалізованих великих інтегральних схем (ВІС) і надвеликих інтегральних схем (НВІС). Базовий кристал - це сукупність регулярно розташованих топологічних фрагментів, між якими залишені вільні зони для створення міжз'єднань. Сучасні БК охоплюють широкий клас схемотехнічних різновидів, до яких відносять цифрові, аналогові і змішані варіанти схем.
БК виготовляють безвідносно до якогось замовника і є напівфабрикатом, який можна застосувати для створення функцій шляхом виконання необхідних з'єднань.