- •В. І. Губар
- •Імпульсна та цифрова електроніка
- •З задачами і вправами
- •Навчальний посібник
- •Передмова
- •1. Сигнали імпульсної техніки. Електронні інтегратори та диференціатори.
- •1.2 Електронні інтегратори.
- •1.3 Диференціатори.
- •1.4 Аналіз імпульсних кіл
- •1.5 Контрольні питання
- •1.6 Задачі.
- •2. Транзисторні ключі
- •2.1 Біполярний транзисторний ключ.
- •Перехідні процеси в транзисторному ключі.
- •2.2 Покращення характеристик транзисторних ключів (тк).
- •Підвищення швидкодії тк.
- •2.3 Ключі на польових транзисторах (пт).
- •2.4 Контрольні питання.
- •3 Генератори імпульсів і перетворювачі напруга-Частота
- •3.1 Транзисторний мультивібратор
- •3.2 Мультивібратори на операційному підсилювачі
- •3.3 Несиметричний мультивібратор
- •3.4 Мультивібратор в режимі очікування на операційному підсилювачі (одновібратор)
- •3.5 Перетворювачі напруга-частота (пнч)
- •3.5.1. Вступ
- •3.5.2. Генератори, керовані напругою (гкн)
- •3.5.3 Пнч з розрядом конденсатора.
- •3 .5.5. Пнч з імпульсним зворотнім зв’язком.
- •3.6 Контрольні питання
- •3.7 Задачі і вправи.
- •Частота зрізу за аналогією зі звичайними фільтрами визначається як
- •4.3. Інтегратори на комутаційних конденсаторах (кк).
- •4.4. Перетворювачі напруги на комутаційних конденсаторах (зарядовий насос).
- •Число періодів перемикання ключа на один період коливання дорівнює:
- •4.6. Псевдодиференційний вхід схем на комутаційних конденсаторах.
- •4.7 Контрольні питання
- •5. Логічні елементи і мінімізація бульових функцій
- •5.1 Бульові функції.
- •5.2 Контрольні питання.
- •5.3 Завдання до самостійної роботи.
- •6. Тригерні схеми і лічильники імпульсів
- •6.1. Тригерні схеми
- •6.1.1 Вступ.
- •6.1.3 Синхронізуємі rs-тригери.
- •6.1.4. Лічильні тригера (т- тригера).
- •6.1.5 Тригер затримки (d-тригер).
- •6.1.6 Універсальний тригер (jk-тригер).
- •6.2 Лічильники імпульсів (лі)
- •6.2.1 Вступ.
- •6.2.2 Суматорний асинхронний лічильник імпульсів.
- •6.2.3 Віднімаючий лічильник імпульсів.
- •6.2.4 Суматорний лічильник зі скрізним переносом.
- •6.2.5 Лічильник імпульсів на jk-тригерах.
- •6.2.6 Реверсивний лічильник імпульсів (рлі).
- •6.2.7 Лічильники імпульсів з к≠2n.
- •6.2.7.1 Лічильники імпульсів зі зворотним зв'язком та їхній синтез.
- •6.2.7.2 Паралельне включення лічильників.
- •6.2.7.3 Лічильники з виявленням деяких кодових комбінацій.
- •6.3 Контрольні питання.
- •6.4 Задачі
- •7. Цифрові комбінаційні схеми
- •7.1 Регістри
- •7.2 Шифратори і дешифратори
- •7.3 Мультиплексори і демультиплексори
- •7.5 Задачі
- •8.Пристрої пам’яті. ПрограмОвАні логічні
- •8.1 Вступ
- •8.2 Напівпровідникові пристрої оперативної пам’яті (поп)
- •8.3 Пристрої постійної пам’яті (ппп)
- •Програмовані ппп
- •Репрограмовані ппп
- •8.4 Пристрій вибірки-зберігання (пвз) аналогового сигналу
- •8.5 Деякі приклади застосування ппп
- •8.6 Програмовані логічні інтегральні схеми (пліс)
- •8.6.3 Пппп в якості пліс
- •8.6.4 Програмована матрична логіка (пмл)
- •8.7 Контрольні питання.
- •8.8 Задачі та вправи
- •9. Література.
- •1. Сигнали імпульсної техніки. Електронні інтегратори та диференціатори 4
6.1.3 Синхронізуємі rs-тригери.
У синхронних тригерах є додатковий вхід С для синхронізації. Інформація, яка подається на входи R і S, записується в тригер тільки при С=1.
Рисунок 6.4 Схема синхронізуємого RS- тригера і його позначення
(запуск по фронту імпульсу).
Рисунок 6.5 Часові діаграми роботи синхронізуємого RS-тригера.
6.1.4. Лічильні тригера (т- тригера).
Т - тригер це логічний пристрій із двома стійкими станами, що змінює свій стан на протилежний щоразу при приході імпульсу запуску.
У Т - тригерах іноді використовують лінію затримки. Лінія затримки потрібна для того, щоб при триваючому імпульсі запуску Т - тригер не змінював свого стану. Для побудови Т-тригерів використовують синхронізуємі RS-тригера (рис.6.6) і зворотній зв’язок. Якщо на вході Т=0,то тригер Т2 повторює стан Т1. При Т1=1 тригер Т1 приймає інформацію, а Т2 в байдужому стані бо в нього S=R=0. Після закінчення імпульсу Т (Т=0) тригер Т2 копіює тригер Т1 і переходить в новий стан.
Рисунок 6.6 Схеми лічильного тригера на синхронізуємих RS-тригерах
і часові діаграми роботи.
Із діаграми рисунку 6.6. видно, що тригер ділить частоту вхідних імпульсів у два рази.
6.1.5 Тригер затримки (d-тригер).
Рисунок 6.7 Тригер затримки і часові діаграми його роботи.
А - інформаційний вхід. Д - вхід затримки.
Інформація в Т1 записується в момент приходу імпульсу D=1. На виході інформація з'являється лише після закінчення імпульсу Д. Час затримки tзт появи інформації на виході дорівнює тривалості імпульсу D.
6.1.6 Універсальний тригер (jk-тригер).
На рисунку 6.8 зображена схема JK-тригера з застосуванням двох інверсних RS-тригерів, які функціонують за методом “Майстер-помічник”, тобто T2 з затримкою копією стан T1.
Рисунок 6.8 Універсальний тригер: схема (а), позначення (б)
Таблиця 6.3. Стани JK-тригера
|
Jn |
Kn |
Qn |
Qn+1 |
Стан байдужості |
0 |
0 |
0 |
0 |
|
0 |
0 |
1 |
1 |
|
1 |
0 |
0 |
1 |
|
1 |
0 |
1 |
1 |
|
0 |
1 |
0 |
0 |
|
0 |
1 |
1 |
0 |
Стан лічби |
1 |
1 |
1 |
0 |
|
1 |
1 |
0 |
1 |
Для того щоб отримати із JK-тригера RS-тригер необхідно вважати що J=S, K=R, а вхід C=1. Щоб отримати синхронізуємий RS-тригер необхідно вважати, що J=S, K=R, а на C подавати імпульси синхронізації. Для переведення JK-тригера в лічильний стан (T-тригер) необхідно забезпечити, щоб J=K=1, а на вхід C подавати імпульси лічби.
D-тригер із JK-тригера отримують за схемою рис.6.9.
Рисунок 6.9 JK-тригер в режимі D-тригера