книги / Элементы автоматики и счетно-решающие устройства

довательном суммировании большого количества чисел) этого не требуется, т. е. одноадресная система оказывается более экономич­ ной, чем трехадресная, так как позволяет уменьшить емкость за­ поминающего устройства.

Легко подсчитать, чему должна быть равна емкость ячеек за­ поминающего устройства. Если код операции записывается двоич­ ным числом с максимальным числом разрядов I, адрес ячейки — двоичным числом с максимальным числом разрядов т, а число

адресов в команде /С, то емкость ячеек должна быть не меньше чем

Кт + 1,

т.е. ячейка должна запоминать коды с таким общим числом раз­ рядов.

Для пояснения порядка составления программ рассмотрим

простейший пример составления программы в трехадресной систе­ ме для решения задачи определения

х = A D — В С

при заданных числовых значениях параметров. В более сложных задачах необходимо предварительно составить порядок (алгоритм) машинного решения. В данном примере порядок очевиден — надо произвести два перемножения и один результат вычесть из другого, поэтому можно непосредственно заняться составлением програм­ мы. Запись кодов операций и адресов команд программы будем выполнять, как это обычно принято, в восьмеричной системе, а ис­ ходных данных — в десятичной системе. Для введения программы в запоминающее устройство машины она преобразуется по двоич­ ной системе и в таком виде пробивается на перфокартах или пер­ фоленте. Для ввода программы в машину используется специаль­

одну команду, например: «Ввести 15 чисел с перфокарт в ячейки запоминающего устройства начиная с ячейки номер 20».

При предварительном составлении программы и записи ее на бланке обычно бывает неизвестно, сколько потребуется ячеек за­ поминающего устройства на команды, сколько на исходные данные, сколько на промежуточные результаты и т. п. Поэтому вначале нельзя конкретно определить номера ячеек для каждой операции и программа составляется в условных адресах ячеек. Так, адреса

чины а, 6 и с определятся позднее). Тогда в самом общем виде предварительная программа запишется так:

Первая команда в ячейке а + 1 предназначена для перевода ис­

ходных данных в двоичный код. Такой перевод может быть пред­ варительно сделан оператором и тогда эта команда была бы не нужна. Однако целесообразно эту операцию поручать также ма­ шине, так как в процессе решения задачи часто приходится менять исходные данные данной программы и выполнение этой операции будет отнимать слишком много времени.

Команда расшифровывается так: «число А извлечь из ячейки

6 + 1, перевести его в двоичную систему и отправить снова в ячейку

адресе первой команды означает, что добавление единицы проис­ ходит три раза.

Вторая команда, записанная в ячейке а + 2, означает умножение А на В и запись промежуточного результата AD в ячейку с + 1.

Третья команда (ячейка а + 3 ) означает умножение В на С и запись промежуточного результата ВС в ячейку с+ 2. Четвертая команда

вода на печать, осуществляемого шестой командой. Наконец, седь­ мая команда останавливает машину. Теперь надо выбрать а, 6 и с, т. е. определить конкретные рабочие адреса всех ячеек и закоди­ ровать программу (номера ячеек команд, коды операций и адреса записываются в восьмеричной системе). При определении рабочих адресов следует учитывать конкретные особенности машины, для которой составляется программа, так как ряд ячеек у нее может быть постоянно занятым для записи стандартных подпрограмм,

9. 2.3. Основные элементы ЦВМ

Как уже указывалось, в ЦВМ основными видами операций яв­ ляются запоминание, логические и арифметические действия, сдвиг и перенос. Для их выполнения используются весьма разнообразные по физической природе и принципу действия логические и запоми­ нающие элементы. Ниже будут кратко рассмотрены основные прин­ ципы осуществления наиболее важных логических и запоминающих элементов и необходимых операций.

Л о г и ч е с к и е э л е м е н т ы

Рассмотрим наиболее важные логические операции.

О т р и ц а н и е (инверсия) обозначается буквами «НЕ». В фор­ мальной логике имеют дело с суждениями, причем любое суждение может быть либо истинным, либо ложным. Поэтому операция от­

и выходе сигнал не всегда должен обращаться точно в нуль. Обыч­ но достаточно бывает заметного изменения уровня сигнала, на ко­ торое уже может прореагировать следующий элемент, а в ряде случаев сигналы можно представлять кратковременными электри­ ческими импульсами.

У м н о ж е н и е (конъюнкция), обозначаемое буквой «И» — суж­ дение АВ истинно только в том случае, если истинны все (в данном случае два) входящие в него суждения (А и В). Схема совпадения

(рис. 9. 7,6), реализующая эту операцию, и создает сигнал (1) на выходе только в том случае, если на все ее входы поданы сиг­

При сложении многоразрядных чисел работа схемы управляет­ ся генератором тактовых импульсов, причем за один такт выби­ раются из запоминающего устройства и складываются цифры

Рис. 9.8. Структурная схема одноразрядного двоичного сумма­ тора

одного разряда начиная с младшего. Если при сложении оказы­ вается необходимым перенести 1 в старший разряд, то это осу­ ществляется через специальную схему задержки так, чтобы она попала в схему сложения в момент прихода следующего тактового импульса.

Структурная схема одноразрядного двоичного сумматора (рис. 9.8), реализующая необходимую логику сложения, показана для наглядности в момент действия тактового импульса № 5. На схемы Иь И2 и И3 подаются все возможные комбинации по две цифры из трех слагаемых А, Б и В. Если хотя бы в одной комби­ нации будет две единицы (что означает необходимость переноса), то единица будет передана через соответствующую схему И (на

схеме ИО и схему HJIHi на перенос в старший разряд. Если такой комбинации не создастся, то на клемме П будет нуль. Остальные элементы схемы служат для получения на выходе С нужной циф­ ры данного разряда суммы — единицу, если единица есть только

водном слагаемом, и нуль (с переносом), если единицы имеются

вдвух слагаемых. Это обеспечивается комбинацией схем НЕ и И5.

Действительно, наличие переноса дает во всех возможных при этом случаях нуль на выходе схемы И5 и входе схемы ИЛИ3. Сле­

довательно, на выходе С сумматора единица может появиться только при наличии единиц во всех трех слагаемых (тогда схема И4 дает на выходе единицу).

При отсутствии переноса на входе схемы И5 единица, т. е. до­

статочно иметь единицу хотя бы в одном из слагаемых, чтобы она

через схемы ИЛИ2, И5 и ИЛИ3 поступила на выход С сумматора.

В качестве третьего слагаемого (В) обычно используется сигнал переноса единицы в старший разряд, т. е. выход П через схему задержки (на один тактовый импульс) подсоединяется к входу В одноразрядных сумматоров. По аналогичным принципам строят­ ся и другие узлы арифметического устройства, достаточно подроб­ но освещенные в специальной литературе *.

Рассмотренная схема сумматора имеет довольно сложную ло­ гическую структуру, неочевидную с первого взгляда. Для облегче­ ния построения подобных схем по заданной логической задаче часто пользуются таблицами истинности. Покажем возможности

их применения на примере рассмотренной задачи суммирования

и считывание в этом случае требуют относительно большого вре­ мени, и, кроме того, записанные числа не могут быть изменены. Поэтому перфокарты и перфоленты применяются в ЦВМ только для ввода исходных данных и программы и для вывода результа­ тов вычислений.

Принцип действия триггера (бесконтактного реле) был рассмот­ рен в гл. III. При использовании триггера в качестве запоминаю-

Ь)

Рис. 9.9. Последовательное (а) и параллельное (б) сум­ мирование

щего элемента одно из его состояний принимается за 1 (высокий выходной потенциал), а другое за 0. При этом каждый из выход­

В этом случае ко вторым половинам триггеров делаются дополни­ тельные входы для подачи «сдвигающих» импульсов. Предполо­ жим, что в исходном состоянии со всех триггеров снимаются нули

(двоичное число 0000) и в регистр надо ввести число 1 0 1 1 , заданное (рис. 9. 10, а) в виде соответствующей последовательности импуль­ сов на основном входе старшего (Т4) триггера.

Последовательность работы регистра при этом будет такая. Первый входной импульс перебрасывает Т4, на выходе которого устанавливается 1 , а возникающий при этом положительный по­

тенциал не воздействует на Тз. В регистре зафиксировано число 1000. После этого поступает импульс сдвига, перебрасывающий Т4 в исходное состояние (0) и вследствие возникающего при этом

Рис. 9.10. Структурные схемы двоичного регистра (а) и счетчика

(б) на триггерах

отрицательного потенциала перебрасывающий Тз на 1. Произошел сдвиг числа на один разряд вправо и в регистре зафиксировано число 0100. Далее процесс протекает аналогично. Следующий вход­ ной импульс записывает 1 в Т4 (на регистре число 1100), а следую­

щий импульс сдвига сдвигает это число на разряд вправо, так как сбрасывает единицы в Т4 и Тз и переносит их в Тз и Тг (на регистре число ОНО). Так как в этом случае Т3 одновременно должен и сбро­

сить единицу от импульса сдвига и записать единицу от Т4, необ­ ходимо несколько задержать импульс от Т4. Эту функцию выпол­ няют линии задержки (ЛЗ), устанавливаемые между триггерами. Следующий входной импульс отсутствует и состояние регистра не меняется, а следующий импульс сдвига сдвигает записанное в нем число на разряд вправо (в регистре число ООП). Последний вход­ ной импульс записывает на Т4 единицу и процесс ввода заканчи­ вается (в регистре число 10 1 1 ).

Записанное число может быть выведено в виде параллельного кода непосредственно с триггеров, в виде последовательного кода с выхода регистра путем подачи серии импульсов сдвига в коли­