- •Глава 1. Основные понятия 9
- •Глава 8. Организация виртуальной памяти 227
- •Глава 9. Организация кэш-памяти 246
- •Глава1. Основные понятия
- •1.1. Система программно-аппаратных средств обработки информации
- •1.2.Традиционная классификация эвм
- •1.3. Структуры эвм
- •1.4. Многомашинные комплексы и многопроцессорные системы
- •1.5. Эволюция режимов работы эвм
- •1.5. Особенности построения и эксплуатации современных многопроцессорные и многомашинных комплексов.
- •Глава 2. Программная модель процессора
- •2.1. Общие понятия
- •2.2. Виды используемых структур памяти по принципам размещения и поиска информации
- •2.3. Организация оперативной памяти
- •2.3.1. Оперативная память и адресные пространства процессора
- •2.3.2. Адресация многобайтовых объектов в оперативной памяти
- •2.3.3. Структура и типы команд
- •2.4. Режимы адресации
- •2.5. Типы машинных арифметик
- •2.6. Управление потоком команд.
- •2.7. Контекст программы
- •2.8. Команды cisc- и risc-архитектуры
- •Глава 3. Программная модель мп Intel
- •3.1. Режимы работы
- •3.2. Программная модель 16-ти битового микропроцессора мп ia-16
- •3.2.1. Модель памяти
- •3.2.2. Порты ввода/вывода
- •2.2.3. Регистровый файл
- •3.2.4. Структура команд
- •3.3. Программная модель 32-битового микропроцессора
- •3.3.1. Основные особенности организации
- •3.3.2. Модель памяти
- •3.3.3. Регистровый файл
- •3.3.4. Структура команд и режимы адресации
- •3.3.5. Структура данных
- •Глава 4. Программные модели мп корпорации dec
- •4.1. Программная модель процессоров семейства pdp-11
- •4.2. Программная модель процессоров эвм vax-11 (см 1700)
- •Глава 5. Система прерывания
- •5.1.Функции системы прерывания и общие решения по реализации
- •5.2. Система прерывания в мп intel
- •5.2.1. Система прерывания в мп ia-16
- •5.2.2. Особенности системы прерывания в мп ia-32
- •5.2.3. Организация системы прерывания в pdp 11
- •Глава 6. Организация ввода-вывода
- •6.1. Система ввод/вывода
- •6.2.Теоретические основы операций ввода/вывода
- •6.3. Синхронизация передачи данных при вводе/выводе
- •6.3.1. Ввод/вывод с проверкой готовности
- •6.3.2. Ввод/вывод с использованием системы прерывания
- •6.3.3. Ввод/вывод с использованием устройств прямого доступа к памяти
- •Глава 7. Шинные интерфейсы
- •7.1. Общие положения
- •7.2. Асинхронный системный интерфейс "Общая шина"
- •7.3. Системные интерфейсы мп ia
- •7.4. Локальный интерфейс микропроцессора i80386
- •7.4.1. Особенности локального интерфейса i80386
- •7.4.2. Диаграммы работы локального интерфейса мп i80386
- •7.4.3. Модель функционирования локального интерфейса мп i80386. (интерфейс с конвейерной передачей данных)
- •7.4.4. Специальные циклы
- •7.5. Локальный интерфейс микропроцессора i486 (интерфейс с пакетной передачей данных)
- •7.5.1. Особенности локального интерфейса i486
- •7.5.2. Диаграммы работы локального интерфейса мп i486
- •7.5.3. Модель функционирования локального интерфейса мп i486
- •7.6. Локальный интерфейс мп Pentium (интерфейс с пакетной передачей данных и конвейеризацией передачи адреса)
- •7.7. Интерфейсы с расщепленными транзакциями
- •Глава 8. Организация виртуальной памяти
- •8.2. Основные задачи виртуальной памяти
- •8.3. Страничная организации виртуальной памяти
- •8.3.1. Страничная организация памяти
- •8.3.2. Виртуальная память на основе таблицы математических страниц
- •8.3.3. Упрощенная схема виртуальной памяти на основе таблицы физических страниц
- •8.3.4. Схема виртуальной памяти на основе таблицы физических страниц.
- •Глава 9. Организация кэш-памяти
- •9.1. Назначение и общая схема подключения кэш-памяти
- •9.2. Системы адресации кэш-памяти
- •9.3. Режимы работы кэш-памяти
- •9.4. Иерархическая структура кэш-памяти и средства управления кэш-памятью
- •9.5. Организация когерентности системы кэш-памяти в многопроцессорных системах с общей оперативной памятью.
- •Основные переходы. При запросах на чтение (r):
- •Чтение (sr2):e в s. При запросах на запись (w):
- •Глава 10. Организация системы памяти на жестких дисках
- •10.1.Дисковые массивы и уровни raid
- •125Стр. Из 292
Глава 9. Организация кэш-памяти 246
9.1. Назначение и общая схема подключения кэш-памяти 246
9.2. Системы адресации в кэш-памяти 254
9.3. Режимы работы кэш-памяти 264
9.4. Иерархическая структура и средства управления кэш-памятью 266
9.5. Организация когерентности системы кэш-памяти 270
Глоссарий 285
Список литературы 290
Введение
Данное издание предназначено для использования в качестве учебника по дисциплине "Организация ЭВМ и систем" при подготовке дипломированных специалистов по направлению 230100 "Информатика и вычислительная техника" в рамках специальностей:
230100 – Вычислительные машины, комплексы, системы и сети;
230200 – Автоматизированные системы обработки информации и управления;
230300 – Системы автоматизированного проектирования;
230400 – Программное обеспечение вычислительной техники и автоматизированных систем.
Квалификация выпускника – инженер.
По этому ГОСу дисциплина ОПД.Ф.08"Организация ЭВМ и систем" является дисциплиной, в рамках которой происходит знакомство студентов с организацией, структурой и функционированием ЭВМ, и должна содержать следующие темы:
основные характеристики, области применения ЭВМ различных классов;
функциональная и структурная организация процессора;
основные стадии выполнения команды, организация прерываний в ЭВМ;
организация ввода-вывода;
периферийные устройства;
архитектурные особенности организации ЭВМ различных классов;
параллельные системы;
понятие о многомашинных и многопроцессорных вычислительных системах (ВС).
Все эти темы отражаются в настоящем издании. Изложение учебного материала предполагает предварительное (или параллельное) знакомство обучаемых с основными темами дисциплин:
ЕН.Ф. 01. 03 "Дискретная математика",
ЕН.Ф. 01. 04 "Математическая логика и теория алгоритмов",
ЕН.Ф. 01. 05 "Вычислительная математика",
ЕН.Ф. 02. "Информатика",
ОПД.Ф.06 " Программирование на языке высокого уровня".
При работе процессора в современных ЭВМ производится выполнение множества процедур. Часть из них выполняется программно (по командам процессора с использованием аппаратных средств). Состав и структура команд, адресация памяти и других программно-видимых объектов образуют программную модель процессора, видимую и управляемую программистом.
Вторая часть составляет физическую структуру (модель) процессора, видимую инженером-электронщиком. Это аппаратные средства реализации команд и аппаратных процедур, часть из которых могут быть событиями, например, сигналами прерывания.
Такое разделение структур оправдывается независимостью развития элементной базы (аппаратных средств) и систем программного обеспечения. Развитие современных технологий микроэлектроники позволяет каждые полтора-два года удваивать количество электронных вентилей (элементарных электронных схем) на кристалле микропроцессора, а это дает возможность непрерывно реализовывать новые аппаратные решения вместо программных.
Развитие программных средств более консервативно. Это следствие большей себестоимости разработки программных средств и, в какой-то мере, результат требования совместимости программных продуктов в пределах семейств процессоров одной архитектуры.
В настоящее издание входит учебный материал по изучению программных моделей процессоров, а также аппаратных и аппаратно-программных средств ЭВМ и вычислительных систем.
В качестве основных программных моделей процессоров для изучения в данном издании выбраны программные модели семейства МП Intel (16- и 32-разрядные).
Это одни из самых сложных по программным моделям и в то же время одни из самых популярных семейств процессоров.
В парке ЭВМ, изначально ориентированных на управление объектами, а впоследствии и на вычисления, широко применяются процессоры, в программных моделях которых получили развитие идеи программных моделей мини-ЭВМ серии PDP-11. В настоящее время это 64-разрядные ЭВМ, используемые как серверы. Для облегчения самостоятельного изучения программных моделей этих фирм в данное пособие включены учебные материалы, дающие первое представление о программных моделях МП корпорации DEC. Это МП PDP-11 и VAX-11 (СМ 1700), причем знакомство с программной моделью VAX-11 дается для "добровольного" изучения и не включено в систему тестирования.
Остальные разделы пособия, такие, как организация оперативной и внешней памяти, операции ввода/вывода и другие, рассматриваются безотносительно к программным моделям процессора. Для иллюстрации программного управления периферийными устройствами (например, по организации программного ввода/вывода) в издании использована мнемоника команд процессора PDP-11.
Эволюция средств вычислительной техники в настоящее время настолько стремительна, что за время обучения (даже на бакалавра), многие конкретные знания, полученные в институте, безнадежно устаревают. Это в первую очередь относится к физической структуре процессора.
В этих условиях важно дать студентам ключ к пониманию вектора эволюции средств вычислительной техники и подготовить их к необходимости непрерывного освоения новаций в области средств вычислительной техники.
Для этого в материалах пособия рассматривается развитие структуры процессора от простейшей до современной. При этом большое значение придается анализу причины появления таких новшеств, как прерывания, виртуальная память, кэш-память и т.д.
Каждый раздел пособия оканчивается списком вопросов для самопроверки, которые затрагивают основные темы раздела. Часть из этих вопросов может применяться в этапных тестированиях.
Для текста учебного материала используются шрифты двух размеров. Крупный шрифт используется для основного учебного материала, мелкий – для дополнительных пояснений.
Основными направлениями эволюции аппаратных средств процессора в настоящее время является параллельность обработки на уровне команд и программ.
При обучении игнорировать факт эволюции физической модели уже стало невозможным. Дело в том, что знание и учет особенностей физической структуры процессора при программировании значительно влияет на производительность процессора. Это использование процедур планирования вычислений на уровне программных кодов (программ ассемблера). Здесь возможно использование оптимизации программ:
на уровне ассемблера (технология VLIW),
на уровне аппаратных средств (процессоры Pentium Pr0 – Pentium IV с динамическим выполнением программ),
с использованием комбинации аппаратно-программных средств (технология EPIC).
В данное пособие включен ряд разделов c кратким изложением сущности этих технологий.
Каждый раздел пособия оканчивается списком вопросов для самопроверки, которые затрагивают основные темы раздела. Часть из этих вопросов может применяться в этапных тестированиях.
Для текста учебного материала используются шрифты двух размеров. Крупный шрифт используется для основного учебного материала, мелкий – для дополнительных пояснений.