- •Глава 1. Основные понятия 9
- •Глава 8. Организация виртуальной памяти 227
- •Глава 9. Организация кэш-памяти 246
- •Глава1. Основные понятия
- •1.1. Система программно-аппаратных средств обработки информации
- •1.2.Традиционная классификация эвм
- •1.3. Структуры эвм
- •1.4. Многомашинные комплексы и многопроцессорные системы
- •1.5. Эволюция режимов работы эвм
- •1.5. Особенности построения и эксплуатации современных многопроцессорные и многомашинных комплексов.
- •Глава 2. Программная модель процессора
- •2.1. Общие понятия
- •2.2. Виды используемых структур памяти по принципам размещения и поиска информации
- •2.3. Организация оперативной памяти
- •2.3.1. Оперативная память и адресные пространства процессора
- •2.3.2. Адресация многобайтовых объектов в оперативной памяти
- •2.3.3. Структура и типы команд
- •2.4. Режимы адресации
- •2.5. Типы машинных арифметик
- •2.6. Управление потоком команд.
- •2.7. Контекст программы
- •2.8. Команды cisc- и risc-архитектуры
- •Глава 3. Программная модель мп Intel
- •3.1. Режимы работы
- •3.2. Программная модель 16-ти битового микропроцессора мп ia-16
- •3.2.1. Модель памяти
- •3.2.2. Порты ввода/вывода
- •2.2.3. Регистровый файл
- •3.2.4. Структура команд
- •3.3. Программная модель 32-битового микропроцессора
- •3.3.1. Основные особенности организации
- •3.3.2. Модель памяти
- •3.3.3. Регистровый файл
- •3.3.4. Структура команд и режимы адресации
- •3.3.5. Структура данных
- •Глава 4. Программные модели мп корпорации dec
- •4.1. Программная модель процессоров семейства pdp-11
- •4.2. Программная модель процессоров эвм vax-11 (см 1700)
- •Глава 5. Система прерывания
- •5.1.Функции системы прерывания и общие решения по реализации
- •5.2. Система прерывания в мп intel
- •5.2.1. Система прерывания в мп ia-16
- •5.2.2. Особенности системы прерывания в мп ia-32
- •5.2.3. Организация системы прерывания в pdp 11
- •Глава 6. Организация ввода-вывода
- •6.1. Система ввод/вывода
- •6.2.Теоретические основы операций ввода/вывода
- •6.3. Синхронизация передачи данных при вводе/выводе
- •6.3.1. Ввод/вывод с проверкой готовности
- •6.3.2. Ввод/вывод с использованием системы прерывания
- •6.3.3. Ввод/вывод с использованием устройств прямого доступа к памяти
- •Глава 7. Шинные интерфейсы
- •7.1. Общие положения
- •7.2. Асинхронный системный интерфейс "Общая шина"
- •7.3. Системные интерфейсы мп ia
- •7.4. Локальный интерфейс микропроцессора i80386
- •7.4.1. Особенности локального интерфейса i80386
- •7.4.2. Диаграммы работы локального интерфейса мп i80386
- •7.4.3. Модель функционирования локального интерфейса мп i80386. (интерфейс с конвейерной передачей данных)
- •7.4.4. Специальные циклы
- •7.5. Локальный интерфейс микропроцессора i486 (интерфейс с пакетной передачей данных)
- •7.5.1. Особенности локального интерфейса i486
- •7.5.2. Диаграммы работы локального интерфейса мп i486
- •7.5.3. Модель функционирования локального интерфейса мп i486
- •7.6. Локальный интерфейс мп Pentium (интерфейс с пакетной передачей данных и конвейеризацией передачи адреса)
- •7.7. Интерфейсы с расщепленными транзакциями
- •Глава 8. Организация виртуальной памяти
- •8.2. Основные задачи виртуальной памяти
- •8.3. Страничная организации виртуальной памяти
- •8.3.1. Страничная организация памяти
- •8.3.2. Виртуальная память на основе таблицы математических страниц
- •8.3.3. Упрощенная схема виртуальной памяти на основе таблицы физических страниц
- •8.3.4. Схема виртуальной памяти на основе таблицы физических страниц.
- •Глава 9. Организация кэш-памяти
- •9.1. Назначение и общая схема подключения кэш-памяти
- •9.2. Системы адресации кэш-памяти
- •9.3. Режимы работы кэш-памяти
- •9.4. Иерархическая структура кэш-памяти и средства управления кэш-памятью
- •9.5. Организация когерентности системы кэш-памяти в многопроцессорных системах с общей оперативной памятью.
- •Основные переходы. При запросах на чтение (r):
- •Чтение (sr2):e в s. При запросах на запись (w):
- •Глава 10. Организация системы памяти на жестких дисках
- •10.1.Дисковые массивы и уровни raid
- •125Стр. Из 292
2.3. Организация оперативной памяти
2.3.1. Оперативная память и адресные пространства процессора
Оперативная память – это основная память, на работу с которой ориентирован процессор, точнее программа, выполняемая процессором. Это адресная память.
В большинстве ЭВМ оперативная память энергозависимая. Это означает, что при выключении питания информация в оперативной памяти не сохраняется. Для сохранения информации при выключении питания содержимое оперативной памяти переписывают в энергонезависимую память, например на основе записи на магнитную поверхность. Это вторичная (внешняя) память на магнитных дисках (память прямого доступа) или на магнитных лентах (архивная память).
Множество адресов, которые могут использоваться в командах процессора, составляют его адресное пространство.
Здесь применяются различные термины – адресное пространство процессора, адресное пространство математической памяти, адресное пространство программы.
Адресное пространство процессора определяется разрядностью ЭВМ по заданию адреса. Процессоры, использующие 32-разрядные адреса, имеют адресное пространство равное 232(4 Гб).
Но это не значит, что адресное пространство оперативной памяти должно соответствовать адресному пространству процессора.
Современные ЭВМ ориентированы на работу с "наращиваемым" объемом физической памяти. Это означает, что:
адресное пространство процессора и физической памяти могут не совпадать,
размещение программы и данных в физической памяти может не совпадать с их размещением по адресам в адресном пространстве процессора,
прикладные программы вместо прямой адресации физической памяти используют обращение к некоторой модели (отображению) памяти,
обращение к физической памяти производится при помощи диспетчера памяти, согласующего модель математической памяти с динамикой распределения программ и данных в физической памяти.
Диспетчер памяти может быть реализован программно или схемно-программно. В последнем случае говорят о реализации виртуальной памяти.
Размер адресного пространство процессора определяется разрядностью адресных шин, которая ограничена разрядностью процессора. Это случай плоской модели математической памяти.
Для снятия этого ограничения некоторые процессоры, например МП Intel, допускают использование множества адресных пространств. В этих случаях говорят о структурированной (сегментированной) математической памяти.
Использование сегментированной памяти увеличивает адресное пространство процессора, но усложняет адресацию. В сегментированной памяти адреса операндов и команд задаются вектором: указанием используемого сегмента (например, через базовый адрес сегмента в линейной памяти) и адреса в сегменте. Но, так как оперативная память остается не сегментированной (линейной), требуется пересчет сегментированного адреса в линейный адрес. Эта процедура называется трансляцией сегментов.
МП Intelв реальном (16-разрядном) режиме поддерживает 24 сегментов, и при 64 Кбайт в сегменте адресное пространство процессора составляет 220= 1 Мбайт, а в защищенном (32-разрядном) режиме – 214 сегментов по 4 Гбайт (гигабайт) в сегменте, что обеспечивает 64 Тбайт (терабайт) адресного пространства.
Многие процессоры могут оперировать с несколькими плоскими или сегментированными пространствами адресов:
пространством адресов оперативной памяти,
пространством адресов регистров устройств ввода/вывода (портов).
Физически это различные системы памяти, но во многих архитектурах для доступа к ним используется единая система адресации ячеек памяти. В этих структурах обращение к портам по записи и чтению производится обычными командами обращения к памяти. При этом портам обычно приписываются адреса в старшем диапазоне.
В архитектуре МП Intel используются два независимых адресных пространства: портов и ячеек памяти.
Если ввод/вывод отображен на адреса портов, то в состав команд процессора вводят команды ввода IN и вывода OUT. Для ЭВМ IBM PC эти команды имеют вид:
IN al, dx
OUT dx, al
где: al - аккумулятор, используется в качестве буфера для передаваемых данных,
dx - РОН, используется для задания номера порта.
Если номер порта не превышает 255, то возможно использование команд ввода/вывода в формате:
IN al, RD
OUT RD, al
где: al - аккумулятор, используется в качестве буфера для передаваемых данных, RD - номер порта.
Вопросы для самопроверки:
Параметр процессора, определяющий максимальный размер адресного пространства.
Сегментированная память.
Положительные моменты использования сегментированной памяти.
Отрицательные моменты использования сегментированной памяти.
Максимальный размер сегмента в МП IA-16.
Размер максимального адресного пространства линейной памяти в МП IA-16.
Размер адресного пространства устройств ввода/вывода (портов).
Команды обращения к портам в МП IA-16.