3. Методические указания по проведению вЕбинара

Вебинар – очередной этап обучения, переход к которому осуществляется после изучения теоретического курса и ознакомления с обзорной видеолекцией по дисциплине.

Вебинар (webinar, интернет-семинар, онлайн-семинар) – форма проведения интерактивных учебных занятий со слушателями через сеть Интернет с использованием специального программного обеспечения. При этом слушатели и преподаватель находятся на расстоянии друг от друга и взаимодействуют через компьютер, подключенный к сети Интернет. Участники вебинаров могут слышать и видеть друг друга, находясь в разных городах, странах, на разных континентах.

Вебинары – интерактивные образовательные технологии. Участники такого семинара могут не только слушать и смотреть то, что рассказывает преподаватель, но также могут задавать вопросы, как в письменной, так и в устной форме. Преподаватель имеет возможность демонстрировать материалы (слайды, сайты, текстовые документы, рабочий стол своего компьютера), рисовать и писать формулы на виртуальной «белой доске».

План проведения вебинара, общие рекомендации

1) Название и цель вебинара

2) Содержание – краткое перечисление тематических модулей семинара

3) Результат – описание целей, что должны вынести для себя участники семинара

4) Рассмотрение основных тематических вопросов вебинара

5) Рассмотрение возникших вопросов слушателей.

6) Разъяснения по предстоящему тестированию.

Подробные рекомендации изложены в пособии по проведению вебинаров.

Вопросы по дисциплине, выносимые на вебинар:

1) Методология проектирования цифровых устройств. Маршрут проектирования.

2) Язык описания цифровых устройств Verilog. RTL-модель. Логический синтез

3) Цифровой Design Kit. Топологическое проектирование цифровых устройств

4) Синхронизация цифровых устройств. Дерево синхронизации. Временная оптимизация

5) Цепи питания. Статический и динамический анализ цепей питания.

6) Физическая верификация.

4. Контроль усвоенного материала. Тестовые вопросы

После завершения курса лекций, просмотра видеолекции и проведения вебинара выполняется рубежный контроль знаний в удобном преподавателю и слушателям виде.

В настоящий момент контроль знаний производится в виде тестирования. Слушатели получают список вопросов, на каждый из них предлагается несколько вариантов, среди которых необходимо определить единственно верный. Форма (индивидуальную, групповую, онлайн, с применением электронной почты и др.) и время проведения тестирования определяется преподавателем дисциплины.

В перспективе планируется автоматизация процесса контроля знаний и допуска к выполнению практических работ.

По результатам контроля знаний (теоретической подготовки) преподавателем принимается решение о допуске к выполнению практических работ по дисциплине. После получения слушателем допуска к выполнению практических работ преподаватель определяет и выдает индивидуальное задание для каждого слушателя. Вместе с выдачей заданий преподаватель информирует слушателей о форме отчетности и способе сдачи зачета по практическим работам.

Фонд оценочных средств

В каждом тесте необходимо выбрать один вариант ответа

Задание 1. Какой из языков используется для описания цифровых устройств

Варианты ответов:

1) Basic

2) Pascal

3) Verilog

4) Delphi

Задание 2. Какое приложение используется для отладки RTL-модели

1) Diva

2) Verilog NC

3) Spectre

4) UltraSim

Задание 3. В каком библиотечном файле содержатся данные о библиотечных элементах, предназначенных для синтеза

1) rul

2) lib

3) drf

4) def

Задание 4. RTL-уровень описания цифровой схемы представляет собой

1) поведенченскую модель

2) уровень регистровых передач

3) вентильный уровень

4) системный уровень

Задание 5. Какое приложение, используется для синтеза электрической схемы на основе RTL-кода

1) RTL Compiler

2) Assura

3) Analog Environment

4) Verilog

Задание 6. Какие составляющие требуются для синтеза электрической схемы

1) RTL-описание, файлы проверки DRC и LVS

2) RTL-код, управляющий файл экстракции электрической схемы ext.rul

3) RTL-описание, библиотека базовых элементов

4) RTL-описание, файл tbl

Задание 7. Что представляет собой временная оптимизация синтезированной электрической схемы

1) Выравнивание длительностей переднего и заднего фронтов тактового сигнала

2) Минимизацию задержек, с целью увеличения отношения времени без переключения к длительности периода тактового сигнала Для выполнения верификации топологии и электрической схемы

3) Длительную оптимизацию

4) Проверку правил проектирования ERC электрической схемы

Задание 8. Какая программа используется для синтеза топологии

1) Virtuoso

2) RTL Compiler

3) Encounter

4) Power System

Задание 9. Какова последовательность этапов проектирования топологии цифрового устройства в программе Encounter

1) Размещение блоков и ячеек, создание флурплана, трассировка цепей питания, формирование дерева синхронизации, оптимизация топологии.

2) Размещение блоков и ячеек, оптимизация топологии, трассировка дерева синхронизации, трассировка цепей питания.

3) Создание флурплана, размещение блоков и ячеек, трассировка цепей питания, создание дерева синхронизации, трассировка топологии, оптимизация.

4) Оптимизация топологии, размещение блоков и ячеек, трассировка топологии, трассировка тактового дерева.

Задание 10. Трассировка цепей питания осуществляется с помощью

1) Верхнего толстого металла

2) Промежуточных металлов

3) Диффузионных слоев

4) Слоя поликремния

Задание 11. Статический анализ сетки питания цифрового устройства производится с целью

1) Определения нагрузочных характеристик во время работы схемы

2) Выявления запредельных падений напряжения в цепях питания в статическом режиме

3) Определения задержек

4) Выявления ошибок проектирования КТТ

Задание 12. Временная оптимизация топологии используется для

1) устранения задержек схемы

2) выравнивания фронтов тактового сигнала по всей площади кристалла

3) определения быстродействия топологии

4) моделирования с учетом задержек

Задание 13. Файл sdf используется для описания

1) Функций рисуемых слоев топологии

2) Задержек синтезированной топологии

3) Проверки норм проектирования топологии

4) Системного уровня цифровой схемы

Задание 14. Моделирование схемы с файлом задержек необходимо для

1) Устранения задержек переключений схемы

2) Вычисления задержек фронтов тактового сигнала

3) Для учета влияния задержек при моделировании схемы

4) Для возможности введения дополнительных задержек в распространение требуемых сигналов

Задание 15. Какое из перечисленных приложений используется для физической верификации топологии цифровой схемы

1) RTL Compiler

2) Encounter

3) Verilog NC

4) Assura