Синтез схемы микропроцессорной реализации дискретной сар
1. ЦЕЛЬ РАБОТЫ
Цель работы состоит в практическом освоении синтеза алгоритма микропроцессорной реализации дискретной системы по заданной передаточной функции.
2. ПРАКТИЧЕСКОЕ ЗАДАНИЕ И МЕТОДИЧЕСКИЕ УКАЗАНИЯ ПО ЕГО ВЫПОЛНЕНИЮ
В соответствии с полученными в ходе выполнения практических заданий № 1, 2 результатами построить алгоритм микропроцессорной реализации дискретной системы по заданной передаточной функции D(Z).
Методические указания по выполнению практического задания
Как видно из функциональной схемы ДЛС (рисунок 3), рекурсивная процедура формирования текущего значения выходного управляющего воздействия включает в себя ограниченный набор действий:
задержка на время, равное интервалу дискретизации ;
умножение на константу;
суммирование.
Считаем, что гипотетический процессор (МП) может выполнять требуемые операции умножения и суммирования с необходимой разрядностью операндов.
Кроме того, предполагается, что в составе МП имеется таймер, обладающий возможностью реализации прерывания по вектору.
Будем полагать, что таймер настраивается (программируется) на интервал дискретизации , а подпрограмма обслуживания прерывания содержит все операторы, реализующие последовательностный алгоритм, адекватный «жесткой» логике функциональной схемы (рисунок 2). Задержка на интервал осуществляется путем временного хранения в ячейке памяти (регистре) предыдущего значения дискретного отсчета. Задержки на интервалы, кратные , (т.е., 2 , 3 и др.) обеспечиваются путем последовательных пересылок (продвижения) предыдущих выборок в специально выделенные для этих целей ячейки.
С учетом высказанных соображений, распределение требуемых ячеек оперативной памяти (или регистров общего назначения РОНов) может быть таким, как это представлено в таблице 3.
На рисунке 3 показана схема алгоритма, реализующего ДЛС с Z-передаточной функцией
В блоке 2 схемы алгоритма под tпр понимается время, затрачиваемое на выполнение части программы: блоки 2, 3 и 5-25.
ПРАКТИЧЕСКОЕ ЗАНЯТИЕ № 4
Разработка алгоритма функционирования дискретной сар
1. ЦЕЛЬ РАБОТЫ
Цель работы состоит в практическом освоении методики построения алгоритма функционирования дискретной САР в соответвии с функциональной схемой ДЛС.
2. ПРАКТИЧЕСКОЕ ЗАДАНИЕ И МЕТОДИЧЕСКИЕ УКАЗАНИЯ ПО ЕГО ВЫПОЛНЕНИЮ
В соответствии с полученными в ходе выполнения практического задания № 3 результатами построить алгоритма функционирования дискретной САР в соответвии с функциональной схемой ДЛС.
Методические указания по выполнению практического задания
Как видно из функциональной схемы ДЛС (рисунок 3), рекурсивная процедура формирования текущего значения выходного управляющего воздействия включает в себя ограниченный набор действий:
задержка на время, равное интервалу дискретизации ;
умножение на константу;
суммирование.
Считаем, что гипотетический процессор (МП) может выполнять требуемые операции умножения и суммирования с необходимой разрядностью операндов.
Кроме того, предполагается, что в составе МП имеется таймер, обладающий возможностью реализации прерывания по вектору.
Будем полагать, что таймер настраивается (программируется) на интервал дискретизации , а подпрограмма обслуживания прерывания содержит все операторы, реализующие последовательностный алгоритм, адекватный «жесткой» логике функциональной схемы (рисунок 2). Задержка на интервал осуществляется путем временного хранения в ячейке памяти (регистре) предыдущего значения дискретного отсчета. Задержки на интервалы, кратные , (т.е., 2 , 3 и др.) обеспечиваются путем последовательных пересылок (продвижения) предыдущих выборок в специально выделенные для этих целей ячейки.
С учетом высказанных соображений, распределение требуемых ячеек оперативной памяти (или регистров общего назначения РОНов) может быть таким, как это представлено в таблице 3. В блоке 2 схемы алгоритма под tпр понимается время, затрачиваемое на выполнение части программы: блоки 2, 3 и 5-25 (рисунок 3).
Таблица 3 – Распределение ячеек памяти (РОНов)
Обозначение ячейки |
Назначение |
F0
F1 – F4
F5 – F7
F8
F9
F10 |
Текущее (очередное) значение отсчета
Ячейки для временного хранения предыдущих значений отсчетов входного сигнала с целью обеспечения задержек на величины t, 2t, 3t, 4t (функции Z-1, Z-2, Z-3, Z-4)
Ячейки для временного хранения предыдущих дискретных значений выходного сигнала с целью обеспечения задержек на величины t, 2t, 3t, (функции Z-1, Z-2, Z-3 для ветвей суммирования выходного сигнала)
Ячейка для временного хранения результата Текущего цикла (вывод y[n])
Ячейка для временного хранения произведения
Ячейка-аккумулятор для накопления суммы |
Рисунок 3