Режим ''Модифицированная запись''.

Режим записи в первой своей фразе практически совпадает с режимом чтения. Отличия заключается в том, что одновременно с кодом адреса и кодом контроля адреса поступает признак записи ПЗп.

Момент снятия сигнала ''Занят'' отсчитывается теперь не от сигнала ''Обрашение-1'', а от сигнала ''Обращение-2''. По сигналу ''Обращение-2'' схема управления вырабатывает управляющие сигналы VW\VR,VE, СИРЧ.

Сигналы VE,VW\VR разрешают запись информации в элементы оперативной памяти.

36-разрядный код числа МЗп, 0р…МЗп 31р, МЗп 0кр…МЗп 3кр с магистрали записи после магистральных усилителей поступает на регистр числа.

Запись кода числа на регистр числа осуществляется сигналом СИРЧ. Регистр числа, приняв код числа, хранит его. Код числа с регистра числа поступает одновременно на все элементы оперативной памяти, но записывается только в те элементы, на входе которых одновременно присутствуют сигналы VE,VW\VR и код адреса.

На этом режим ''Модифицированная запись'' информации завершается.

Вопрос 6 Функциональная схема управления блока зу-02.

Схема управления состоит из следующих устройств:

• сдвигателя Чт (чтения);

• сдвигателя Зп (записи);

• триггера режима (Д4);

• триггера сбоя (Д16);

• триггера занятости (Д28);

• формирователей управляющих сигналов.

Сдвигатели Чт и Зп представляют собой электронные линии задержки, с помощью которых формируется длительность и временное положение управляющих сигналов блока ЗУ-02. Сдвигатели построены на микросхемах 133ИР1. Сдвигатель Чт – 5 разрядный, сдвигатель Зп – 2 разрядный.

Работу схемы управления рассмотрим для двух режимов ''Чтение'' и ''Модифицированная запись''.

Режим ''Чтение''

Сигнал ''Обращение-1'', поступивший на вход Д 4 первого разряда сдвигателя Чт, заносится по окончании синхроимпульса СИ 4. С выхода первого разряда сдвигателя Чт поступает на второй разряд через микросхему 133ЛИ1(18) уровень логической ''1''. Одновременно уровень логической ''1'' поступает на вход микросхемы 133ЛН1(Д13), инвертируется и устанавливает триггер занятости (Д28) по входу S в ''1'' состояние. С выхода триггера занятости уровень логической ''1'' поступает на вход микросхемы 133ЛА8 (Д32), а с выхода данной микросхемы формируется сигнал ''Занят'', сообщающий УК о работе блока ЗУ-02. При включении питания триггер занятости устанавливается в состоянии ''0'' сигналом НУ, который формируется в устройстве согласователей уровня.

При отсутствии ошибки при приеме адреса на входах Сб-1 и Сб-2 будет уровень логической ''1'', а на входе микросхемы 133ЛАЗ (Д11) – уровень логического ''0'', который с приходом сигнала СИРА заносится на триггер сбоя (Д16).

Триггер сбоя устанавливается в ''0'' состояние и запрещает прохождение сигнала со сдвигателя Чт, который определяет временное положение и длительность сигнала ''Сбой'', через микросхему 133ЛА8(Д19).

При наличии ошибки приеме адреса в любом байте кода адреса на входе Сб-1 и Сб-2 появится уровень логического ''0'', а на выходе микросхемы 133ЛА3 (Д11) уровень логической ''1'', который с приходом сигнала СИРА поступит на триггер сбоя и разрешит прохождение сигнала ''Сбой'' на УК.

Сигнал СИРА формируется на выходе микросхемы 133ЛИ1(Д35) из синхроимпульсов СИС-1 и СИС-2.

В режиме ''Чтение'' сигнал ПЗп не поступает на блок ЗУ-02, поэтому на выходе микросхемы 133ЛИ1(Д35) находится уровень логического ''0'', который поступает на вход Д триггера режима (д14). Сигналом СИРА триггер режима устанавливается в состояние ''0'' и запрещает проход на сдвигатель Зп сигнала ''Обращение-2''.

Дальнейший сдвиг информации сдвигателя Чт осуществляется синхроимпульсами СИС-1, СИ-2, СИС-2.

По переднему фронту третьего разряда сдвигателя Чт формируется управляющий сигнал VE. Передним фронтом четвертого разряда триггер занятости (Д28) и триггер режима (Д4) устанавливаются в состоянии ''0'' и тем самым снимается сигнал ''Занят''. Одновременно по переднему фронту четвертого разряда формируется на микросхеме 133ЛА8 (Д25) сигнал ''Готов''. Из 3 и 5разрядов сдвигателя Чт на микросхеме 133ЛАЗ (23) формируется сигнал ''Строб''.

Временная диаграмма сигналов, формируемых при работе сдвигателя Чт, приведена в альбоме схем рис.

Режим ''Модифицированная запись''.

Режим записи в первой своей фазе практически совпадает с режимом чтения. Отличия заключаются в том, что одновременно с кодом адреса поступает признак записи ПЗп.

ПЗп - импульс положительной полярности, поступает на вход Д триггера режима через микросхему ВЗЛИ1 (Д35).

Если код адреса принят правильно, т.е. сигналы Сб-1 и Сб-2 – уровень логический ''1'', то сигнал ПЗп проходит на вход Д триггера режима и сигналом СИРА устанавливается в ''1'' состояние. Уровень логической «1» с выхода триггера режима поступает на вход микросхемы 133ЛИ1 (Д6), разрешая прохождение сигнала ''Обращение-2'' на вход Д4 первого разряда сдвигателя Зп.

Если код адреса принят со сбоем, то сигнал ПЗп не проходит на вход Д триггера режима, на входе Д устанавливается уровень логического ''0'', триггер режима ставится в состояние ''0'' и запрещает проход на сдвигатель сигнала ''Обращение-2''. При сбое кода адреса уровень логической ''1'' с выхода микросхемы 133ЛАЗ (Д11) одновременно поступает и на вход Д триггера сбоя. По сигналу СИРА триггер сбоя устанавливается в ''1'' состояние и разрешает прохождение сигнала ''Сбой'' на УК.

Сдвигатель Зп - двухразрядный, сдвиг осуществляется синхроимпульсами СИ-4, СИ-1.Уровень логической ''1'' первого разряда сдвигателя 3п поступает на вход микросхемы 133ЛРЗ (Д18) На второй вход микросхемы поступают синхроимпульсы СИС-1 и СИ-2. В совокупности все три сигнала формируют сигнал ''СИРЧ''. По переднему фронту второго разряда сдвигателя 3п формируются управляющие сигналы VE, VW\VR. Триггер занятости (Д28) и триггер режима (Д4) устанавливаются в состояние ''0''. Сигнал ''Занят'' снимается.

Временная диаграмма сигналов, формируемых при работе сдвигателя 3п, приведена в альбоме схем на рис. 5.6.