2.3 Устройство управления каналом (ук).

Предназначено для управления взаимодействием нескольких процессоров (УО или ВчУ) с блоками памяти, управления конфигурацией запоминающих устройств и выработки синхронизирующих сигналов для ВчУ и УО.

Устройство управления каналом выполняет следующие основные функции:

• выработку управляющих сигналов для подключения процессоров к модулям запоминающих устройств и друг к другу;

• обеспечение необходимого времени загрузки внутреннего магистрального канала;

• осуществление синхронизации спецвычислителя.

2.4 Оперативное запоминающее устройство (озу).

Предназначено для хранения текущей входной и выходной информации СВ, а также оперативной и рабочей информации программ

2.5 Долговременное запоминающее устройство (дзу).

Служит для хранения программ и констант.

Одно устройство управления каналом (УК) СВ может обеспечить работу со встроенным резервом запоминающих устройств и процессоров в режиме многопроцессорного комплекса, а также комплексирования СВ в однородной многомашинной вычислительной системе.

Конфигурация рабочих и резервных блоков памяти осуществляется с помощью программно управляемого регистра конфигурации системы, находящегося в УК, а конфигурация вычислительных средств осуществляется изменением программ, выполняемых ВчУ и УО.

Выводы:

Таким образом мы выяснили, что вычислительное устройство является основным операционным устройством СВ, предназначенным для обработки цифровой и логической информации.

3.Структурная схема св, взаимодействие устройств св по структурной схеме в различных режимах работы.

3.1 Организация взаимодействия устройств.

Основные взаимодействия между устройствами, входящими в состав изделия организуются через внутренний магистральный канал.

Эти взаимодействия можно условно разделить на:

• информационный обмен между процессорами (УО и ВчУ), памятью (ЗУ и ДЗУ) и регистрами устройства управления каналом, осуществляемый внутренним магистральным каналом;

• управление этим обменом, осуществляемое устройством управления каналом.

Кроме этого, осуществляется взаимодействие между ВчУ и УО путём выдачи из ВчУ в УО разовых команд, и, между ВчУ и пультом оперативного управления СВ по управляющим и информационным шинам и шинам индикации.

Взаимодействие с внешними по отношению к СВ устройствами организуется по интерфейсным шинам устройства обмена по сигналам прерывания на регистры прерывания ВчУ и УК и по шинам взаимодействия с рулонным телеграфным аппаратом РТА.

УК в спецвычислителях выполняет в основном функции приоритетного обслуживания заявок ВчУ и УО к запоминающим устройствам. УК имеет 8 рангов приоритетов для подключения процессоров. УО подключено к старшему- 0 приоритету, а ВчУ- к младшему 7 приоритету. Связи между памятью и процессорами осуществляются посредством ВМК, который состоит из магистрали записи МЗП, магистрали чтения МЧТ и магистрали адреса МА. Причем:

• МЗП передает 36иразрядное слово от процессора к памяти

• МЧТ передает 36иразрядное слово от памяти к процессору, а также младший байт с контрольным разрядом от регистров УК к процессорам

• МА передает 18иразрядный адрес ячейки от процессора к модулю памяти.

Кроме того, 12 младших разрядов МА используются для передачи информации и команды из процессора на регистр УК.

По части управления внутренним объемом УК соединен с каждым процессором и модулем памяти индивидуальными шинами. От каждого процессора УК получает сигналы требование обращение 1 (ТРОБР 1), требование обращение 2 (ТРОБР 2), 4^хразрядный адрес модуля памяти (АМ), а выдает сигналы выдача адреса (ВДА), выдача слова (ВДС) и прием слова (ПРС).

От каждого модуля памяти УК получает сигналы готовность (ГОТ) и занятость (ЗАН), а выдает сигналы обращение 1 (ОБР 1) и обращение 2 (ОБР 2) (только для ОЗУ). Причем сигналы ТРОБР 1, АМ, ТРОБР 2, ГОТ, ЗАН имеют низкий уровень. Остальные сигналы имеют высокий уровень. По части информации УК соединен с МА в объем 12 младших разрядов и с МИТ в объеме одного младшего байта.

Назначение указанных сигналов следующее:

ТРОБР 1 – подается в УК процессором желающим обратиться к модулю памяти, номер которого указан в АМ.

ТРОБР 2 – подается в УК процессором, спустя некоторое время после сигнала ПРС, если данный процессор производит запись в память.

ВДА – выдается УК тому процессору, требование на обращение I которого удовлетворено. Сигнал разрешает выдачу адреса в МА.

ВДС – выдается УК тому процессору, требование на обращение I которого удовлетворено. Сигнал разрешает выдачу слова в МА.

ПРС – выдается УК тому процессору, требование на обращение 1 которого удовлетворено. Сигнал разрешает прием слова из МчТ.

ОБР-1 – выдается УК незанятому модулю памяти. В случае если требование на обращение 1 от данного процессора удовлетворено. Сигнал включает в работу данный модуль памяти.

ОБР-2 – выдается УК тому модулю памяти, который получил сигнал ОБР-1 и признак записи. Сигнал управляет режимом записи выбранного модуля памяти.

ГОТ – выдается модулем памяти через 1,2 ТКС после прихода сигнала ОБР-1. Сигнал используется для определения процессора, к которому адресуется считанное слово.

ЗАН – выдается модулем памяти спустя 80 нс.после прихода сигнала ОБР-1. Длительность обращений в пределах 660 нс.и 1,3 мкс. (при чтении). Сигнал служит для анализа состояния занятости модуля памяти, к которому адресуется требование на обращение.

Взаимодействие процессора с памятью через УК и ВМК выполняется в следующей последовательности. Рассмотрим сначала режим чтения информации. Для обращения к памяти процессор должен установить на шинах АМ адрес модуля памяти, к которому будет производиться обращение и выставить сигнал ТРОБР 1. УК производит анализ этих сигналов с целью определения, свободен и в данном такте работы УК требуемый блок памяти и нет ли в данном такте работы УК обращения более приоритетного процессора к незанятому модулю памяти.

Если хотя бы одно из этих условий не выполняется, то обслуживание принятого требования откладывается до следующего такта работы УК, в котором будет производится такой же анализ.

Если требуемый модуль памяти свободен и нет обращения к любому незанятому модулю со стороны более приоритетного процессора, то УК выдает в процессор сигнал ВДА, а в избранный модуль памяти с некоторой задержкой сигнал ОБР-1.

По сигналу ВДА процессор выдает в МА адрес требуемой ячейки памяти. По сигналу ОБР-1 в избранное запоминающее устройство заносится адрес ячейки памяти, возбуждается его схема управления и устанавливается сигнал ЗАН, который поступает в УК.

Примерно через 1мкс. после сигнала ОБР-1 сигнал ЗАН снимается, а через 1,2 мкс.запоминающее устройство выдает в УК сигнал ГОТ и в МИТ считанную из ячейки информацию.

По сигналу ГОТ УК вырабатывает сигнал ПРС, который поступает в процессор, инициировавший обращение к данному модулю памяти. По сигналу ПРС производится прием в процессор считанной из запоминающего устройства информации. На этом цикл чтения завершается.

Режим «Запись» в 1^й своей фразе практически совпадает с режимом чтения. Отличие заключается в том, что одновременно с выдачей в МА адреса ячейки процессор выдает в специальную шину признак ЗП (записи), а в запоминающем устройстве момент снятия сигнала ЗАН отсчитывается теперь не от сигнала ОБР-1. А от сигнала ОБР-2. Получив по сигналу ПРС информацию из запоминающего устройства и обработав ее (что необходимо для организации режима приформирования новой информации к прежнему содержимому ячейки памяти, который в дальнейшем будет называться записью с конфигурацией), процессор выдает в УК сигнал ТРОБР-2.

Если в данном такте работы в УК не поступил сигнал ТРОБР-2 от более приоритетного процессора, то УК посылает в процессор сигнал ВДС, а в запоминающее устройство сигнал ОБР-2 (в противном случае обслуживание процессора, выдавшего сигнал ТРОБР-2 откладывается до следующего такта работы УК).

По сигналу ВДС процессор выдает в МЗП сформированную для записи ячейку памяти информацию. На этом процессе обмен заканчивается.

Взаимодействие процессоров с запоминающим устройством под управлением УК построено по синхронному принципу тестирование производится импульсами, следующими с периодом 666 нс. (1,5 МГц). Это означает, что пользование любой магистралью производится в течение времени, равному периоду тактирования. Тактирование обеспечивается схемами УК, процессоров и запоминающих устройств.

ВчУ взаимодействует с УО с помощью 2^х сигналов разовых команд, сопровождаемых стробом разовых команд (СРК ВчУ). По этим сигналам производится сброс и пуск УО. Кроме того, из ВчУ в УО поступает сигнал начальной установки, который вырабатывается при нажатии соответствующей клавиши на ПОУ СВ. Этот же сигнал производит начальную установку в ВчУ. Взаимодействие ПОУ СВ с ВчУ производится по сигналам: начальная установка, пуск, остановка, занесение ССП, запись ОР, требование оператора, остановка по команде, остановка по считыванию, остановка по записи, авто разрыв, управление индикацией, признак ПОУ, адрес ОР, информационное поле. Перечисленные сигналы и группы сигналов, как например адрес ОР вырабатывается на ПОУ СВ при нажатии соответствующей клавишей при включении питания.

Из ВЧУ на ПОУ поступает 36 потенциалов, обеспечивающих работу лампочек индикации состояния основных регистров ВчУ.

Кроме сигналов функционального взаимодействия, описанных выше УК, УО и ВчУ связаны друг с другом единой синхронизацией.

Генератор синхроимпульсов,расположенный в УК, вырабатывает 8 синхросерий:

- СИ1-СИ4, следующие с периодом 666 нс., причем, окончание предыдущего синхроимпульса совпадает с началом следующего.

- СИС1-СИС4, имеющие те же параметры, что и СИ1-СИ4, но сдвинутые относительно последних на 82 нс. Синхроимпульсы через элементы согласования конструктивно совмещаемые в КРС-5, выдаются на УО, ВчУ, ЗУ.