31. Детально охарактеризуйте цикли обміну в режимі прямого доступу до пам’яті на магістралі isa

Так як магістраль ISA має роздільні строб читання і запису для пристроїв введення / виводу і для пам'яті, пересилання даних у режимі ПДП проводиться за один машинний цикл. Тобто якщо дані треба переслати з пристрою введення / виводу в пам'ять, то одночасно проводиться читання даних з пристрою вводу / виводу (за сигналом-IOR) та їх запис в пам'ять (за сигналом-MEMW). Аналогічно здійснюється пересилання даних з пам'яті в пристрій вводу / виводу (за сигналами-MEMR і-IOW).         Цикл ПДП (рис.1) починається з запиту ПДП від виконавця, який бажає зробити обмін, за допомогою одного із сигналів DRQ. Після звільнення магістралі поточним задатчиком (наприклад, процесором) контролер ПДП через час t формує відповідний сигнал-DACK, що говорить про надання ПДП запитавши його.

  Рис. 1. Тимчасова діаграма циклів прямого доступу до пам'яті (всі інтервали в наносекундах).

       Потім контролер ПДП виробляє адресу комірки пам'яті, з якої буде проводитися обмін в поточному циклі, і сигнал AEN, який говорить пристрою введення / висновку про те, що до нього йде звернення в режимі ПДП. Після цього виставляється строб читання (-IOR або-MEMR), у відповідь на який джерело переданих даних виставляє свою інформацію на шину даних, і строб запису (-MEMW або-IOW), за яким дані записуються в приймач даних. Тут так само, як і в звичайному циклі, можливий асинхронний обмін (подовжений цикл) з використанням сигналу I / O CH RDY. Для простоти на одному малюнку показано два цикли: передачі з пам'яті в пристрій вводу / виводу і передачі з пристрою вводу / виводу в пам'ять. Тимчасові інтервали цих двох циклів дещо різні.

32. Які чинники впливають на проходження сигналу по магістралі?

На проходження сигналів по магістралі впливають такі фактори: • кінцева величина затримки поширення сигналів по лініях магістралі; • відмінність затримок поширення сигналів по різних лініях шини; • неодночасне виставлення сигналів на лінії шини; • спотворення фронтів сигналів, що проходять по лініях магістралі; • відображення сигналів від кінців ліній зв'язку (рис. 1).  

Рис. 1. Проходження сигналів по шині.

Для обліку всіх цих факторів розробники стандартних магістралей обміну і стандартних протоколів обміну завжди закладають необхідні затримки між сигналами, які беруть участь в обміні. Ці затримки вибираються так, щоб пристрій, якому адресований той чи інший сигнал, мало достатньо часу для його обробки. Якщо розробляється нова магістраль, все це теж треба враховувати. Тому намагатися "модернізувати" якийсь стандартний протокол і прискорювати обмін по магістралі шляхом зменшення затримок, передбачених стандартом, дуже небезпечно. Точно так само небезпечно, не змінюючи протоколу обміну, намагатися збільшити довжину магістралі, збільшуючи тим самим затримки поширення сигналів по лініях і шин. Особливо чутливі до такого роду "модернізаціям" синхронні магістралі, в яких не передбачено обов'язкове підтвердження виконання кожної операції. Тривалість фази даних у циклі читання повинна вибиратися такий, щоб пристрій-виконавець встигло отримати строб читання і видати код читаються даних на шину даних. Потім цей код повинен встигнути дійти до процесора і процесор повинен встигнути його прочитати. Після чого процесор знімає сигнал стробі читання, цей задній фронт сигналу доходить із затримкою до пристрою-виконавця, яке також із затримкою знімає свій код даних. Аналогічно і в циклі запису. Для поліпшення форми сигналів, що поширюються по магістралі, іноді застосовують кінцеві узгоджувачі (термінатори) на кінцях ліній магістралі. Особливо важливо їх застосування у випадку, коли допустима довжина магістралі перевищує кілька метрів. Включення узгоджувачів пред'являє додаткові вимоги до навантажувальної здатності передавачів, що працюють на лінії магістралі. У будь-якому випадку вихідні каскади передавачів, що працюють на лінії магістралі, повинні забезпечувати високі вихідні струми, так як до магістралі може підключатися кілька пристроїв, кожне з яких споживає вхідний струм.