Интерфейсная система мп

Обеспечивает связь и согласование работы МП с системной шиной ЭВМ, принимает и анализирует команды выполняемой программы, формирует полные адреса операндов и команд. В её состав входят следующие компоненты:

• Адресные регистры МПП

• Блок формирования адреса

• Блок регистра команд (буфер команд МП)

• Внутренняя интерфейсная шина МП

• Схемы управления системной шиной и ПВВ

Как было сказано, функционально Блок формирования адреса и регистр выполняемой команды входят в состав УУ.

Через ПВВ МП обменивается данными с другими устройствами. У МП может быть более 65 000 портов (значение, представляемое словом). Каждый порт имеет адрес – номер порта. Многие стандартные ВУ имеют постоянно закреплённые адреса портов. Порт имеет аппаратуру сопряжения и два регистра – для данных и для управляющей информации.

Схема управления шиной и портами формирует адреса порта и сопутствующие управляющие данные (переключение направления передачи данных), принимает от порта данные о готовности и состоянии порта, формирует канал передачи данных в системном интерфейсе. Для связи с портами схема управления шиной и портами использует шины управления, адреса и данных системной шины.

Классы процессоров

В зависимости от набора и порядка выполнения команд ЦП делятся на 4 класса, что также отражает историю развития ЭВМ.

Ранее других появились процессоры CISC (complex instruction set computer). Здесь для увеличения производительности используется расширение числа аппаратно и микропрограммно реализуемых команд. Но анализ работы ЦП показал, что в течение 80% времени выполняется только 20% всего набора команд. При этом введение таких команд, которые выполняются за несколько тактов ЦП (10 и более), имеют различную длину и используют различные способы адресации существенно усложняют логику управления и весь ЦП в целом и создают трудности на пути повышения производительности.

RISC (reduced instruction set computer) – 1974г. Джон Кок – процессоры с сокращённым набором команд одинаковой длины, включают только наиболее часто используемые команды. Большинство команд выполняются за 1 такт. В связи со своей простотой такие процессоры не патентуются, что способствует быстрой их разработке. В них используется конвейерная обработка команд, позволяющая обрабатывать несколько команд одновременно. Новый подход позволил сократить потребность в площади на кристалле интегральной схемы, что дало возможность резко увеличить число регистров. Однако процессорыRISC были несовместимы сCISC, что затрудняло их распространение. Но прогрессивная идеологияRISC стала использоваться в архитектуреCISCи в настоящее время такие процессоры получили широкое распространение. Начиная с процессораPentium, корпорацияIntelначала внедрять технологииRISCв свои изделия (есть ядро, выполняющее самые простые и распространённые команды за 1 цикл, а по обычной технологииCISC интерпретируются только более сложные команды. Такая гибридная архитектура позволяет повысить скорость выполнения программ и обеспечить совместимость со старым СПО.

MISC(minimuminstructionsetcomputer) – процессор, работающий с минимальным набором длинных команд. Увеличение разрядности ЦП позволило укладывать несколько команд в одно слово размером в 128 бит. Выбрав из памяти одно слово, ЦП может обрабатывать сразу несколько команд, т.е. за 1 цикл работы. . В этих процессорах, как и вRISC, используется небольшой набор часто используемых команд.

VLIW (very largeinstructionword) – процессоры, работающие с системой команд сверхбольшой разрядности. Идея технологии – создаётся специальный компилятор планирования, который проводит анализ ПП перед выполнением, группирует несвязанные операции в пакеты, содержимое которых строго соответствует структуре процессора.

Например, если процессор содержит функционально независимые устройства (сложения, умножения, сдвига и деления), то компилятор может «уложить» в один пакет эти четыре разнотипные операции. Сформированные пакеты операций преобразуются компилятором в командные слова, которые по сравнению с обычными инструкциями выглядят очень большими. Отсюда и название этих суперкоманд и соответствующей им архитектуры - VLIW (Very Large Instruction Word - очень широкое командное слово). По идее, затраты на формирование суперкоманд должны окупаться скоростью их выполнения и простотой аппаратуры процессора, с которого снята вся «интеллектуальная» работа по поиску параллелизма несвязанных операций. Однако практическое внедрение VLIW-архитектуры затрудняется значительными проблемами эффективной компиляции.

(При суперскалярной технологии отбор групп одновременно выполняемых команд выполняется непосредственно в ходе выполнения ПП, а в VLIWэто делается заранее, что упрощает структуру ЦП.)