- •394026 Воронеж, Московский проспект, 14 Оглавление
- •1. Принципы организации электронных вычислительных машин 23
- •2. Функциональная организация 37
- •3. Структурная организация электронных вычислительных машин 111
- •4. Организация процессоров 157
- •5. Организация операционных устройств 206
- •6. Организация памяти электронных вычислительных машин 264
- •Введение
- •1.Принципы организации электронных вычислительных машин
- •1.1Основные факторы, определяющие принципы организации электронных вычислительных машин
- •1.2Состав устройств, структура и порядок функционирования электронных вычислительных машин
- •1.3Основные технические характеристики вычислительного комплекса
- •2.2Режимы работы электронных вычислительных машин (организация вычислительных процессов)
- •2.3Средства мультипрограммирования
- •2.4Организация системы прерываний
- •2.5Многоуровневая организация памяти электронных вычислительных машин
- •2.6Средства защиты основной оперативной памяти
- •2.7Защита информации в персональных электронных вычислительных машинах ibm pc
- •2.8Машинные элементы информации
- •2.9Представление данных в электронных вычислительных машинах
- •2.9.1Представление чисел
- •2.9.2 Представление текстовой информации и логических значений
- •2.10 Форматы команд и машинные операции
- •2.11 Способы адресации информации в памяти электронных вычислительных машин
- •2.12 Организация адресного пространства внешней памяти. Виртуальная организация памяти
- •2.13 Особенности архитектуры персональных электронных вычислительных машин типа ibm pc
- •3.Структурная организация электронных вычислительных машин
- •3.1Понятие структурной организации электронных вычислительных машин
- •3.2Классы устройств электронных вычислительных машин
- •3.3Магистрально-модульный принцип построения электронных вычислительных машин. Понятие интерфейса
- •3.4Типовые конфигурации (структуры) однопроцессорных вычислительных комплексов
- •3.5Структуры мультипроцессорных и мультимашинных вычислительных комплексов
- •3.5.1Многомашинные вычислительные комплексы
- •3.5.2Мультипроцессорные вычислительные комплексы
- •3.5.3Мультипроцессорный вычислительный комплекс с раздельной памятью
- •3.6Нейрокомпьютеры
- •4.Организация процессоров
- •4.1Цикл выполнения команд
- •4.2Конвейерная организация процессоров
- •4.3Особенности организации современных процессоров
- •4.4 Эволюция способов организации процессоров
- •5.Организация операционных устройств
- •5.1Принцип микропрограммного управления (функциональная организация операционных устройств)
- •5.2Средства описания функций операционных устройств
- •5.3Структурная организация операционных устройств
- •5.4Функция и структура операционного автомата
- •5.5Организация работы операционных устройств во времени
- •5.6Структурный базис операционного автомата
- •5.7Организация операционного автомата
- •5.8Понятие микропроцессора
- •5.9Организация управляющего автомата
- •5.9.1Организация управляющего автомата с программируемой логикой управления
- •5.9.2Укрупненная структура управляющего автомата с программируемой логикой
- •5.9.3Управляющие автоматы с жесткой логикой управления
- •5.9.4С равнение характеристик управляющих автоматов с программируемой и жесткой логикой
- •6.Организация памяти электронных вычислительных машин
- •6.1Основные понятия
- •6.2Организация и основные характеристики запоминающих устройств
- •6.3Классификация запоминающих устройств
- •6.4Организация памяти первого уровня
- •6.5Организация адресных (сверхоперативных) запоминающих устройств
- •6.6Запоминающие устройства с ассоциативной организацией
- •6.7Организация кэш–памяти на основе ассоциативного запоминающего устройства (кэш с ассоциативной организацией)
- •6.8Организация стековых (магазинных) запоминающих устройств
- •6.9Организация памяти второго уровня (основной оперативной памяти)
- •6.10Организация памяти третьего уровня (внешней памяти)
- •6.10.1Классификация и основные характеристики внешних запоминающих устройств
- •6.10.2Организация накопителей на магнитных дисках
- •6.10.3 Организация накопителей на магнитной ленте
- •6.10.4 Организация оптических дисков
- •Библиографический список
4.1Цикл выполнения команд
ЦП ЭВМ может находиться в различных состояниях (режимах работы). Пуск/Стоп (либо пуск, либо стоп). В состоянии Пуск ЦП выполняет (реализует) цикл выполнения команд, т.е. выполняет свою основную функцию. В состоянии Стоп он перестает выполнять цикл. Состояние Пуск (1)/Стоп (0) отображается в триггере пуска ТП.
Переход из состояния в состояние осуществляется различными способами. Обычно переход в состояние Пуск осуществляется кнопкой “пуск”, сигнал с которой используется для установки ТП в единицу, или производится автоматически в момент включения питания, как, например, это делается в ПЭВМ. В состоянии Стоп ЦП может переключиться с помощью команды “Стоп” (HALT), которая и устанавливает триггер ТП=0. После этой команды переход в состояние Пуск можно осуществить по аппаратному сигналу прерывания, как, например, это делается в ПЭВМ.
Другая пара альтернативных состояний: Авт/Шаг. Состояние Автомат задает автоматический режим работы ЦП: выполнив одну команду, процессор переходит к выполнению другой и т.д. (без остановок и вмешательства человека).
Состояние Шаг задает шаговый режим работы процессора, в котором ЦП, выполнив одну команду, останавливается и для того, чтобы он выполнил следующую команду, надо нажать специальную кнопку (клавишу) Пуск. Шаговый режим используется для отладки программ и поиска неисправностей. Состояние АВТ (1)/ШАГ (0) отображается специальным триггером А/Ш. В ПЭВМ типа РС - это бит Т, бит трассировки в регистре флагов F.
Третья пара состояний - Ожидание/Счет. В состоянии Счет ЦП выполняет свою работу - циклически выполняет команды, т.е. работает обычным образом.
В состоянии Ожидание ЦП приостанавливает выполнение цикла с целью ожидания завершения каких-то процессов, протекающих вне процессора. Например, когда освобождается ОП и т.п.
Состояние ОЖ (1) /Счет (0) отображается триггером ожидания ТО.
В состояние счет процессор переводится в момент включения питания (по умолчанию), т.е. когда все ресурсы процессора приводятся в исходное состояние (по сигналу RESET, например).
В состояние Ож процессор переключается по команде ожидания WAIT.
Цикл выполнения команды в простейшем случае выглядит следующим образом (рисунок 4.1). Здесь: =’1 v ’2 v ... v ’k - незамаскированные сигналы прерываний. Если есть хотя бы один, равный 1, срабатывает система прерываний, которая вызывает обработчик прерываний. Модификация счетчика команд СК осуществляется на величину - длину команды в байтах. Дешифрация команды сначала осуществляется по группам операций: арифметико-логические (АЛО), пересылки (типа MOV), ввода-вывода, системные (привилегированные, HALT например), управления (безусловные (БП) и условные (УП) переходы.
Для реализации этого алгоритма используется структура ЦП с одним уровнем управления, единым УА, под управлением которого выполняются все команды, кроме команд ввода-вывода (рисунок 4.2). Для их реализации используется аппаратура КПУ и механизмы ПУ. ЦУУ в этом случае не только реализует цикл, но и управляет выполнением операций в АЛУ путем выработки сигналов управления Y=y1 … yM, под воздействием которых выполняются элементарные действия - МО (за 1 такт работы).
Рисунок 4.1 – Цикл выполнения команд
Рисунок 4.2 – Структура процессора
ЦП с двухуровневой организацией представлен на рисунке 4.3 В этом случае ЦУУ в процессе реализации цикла выполнения команд реализует только операции управления (УП, БП и др.), выполнение же других операций возлагается на автономные управляющие автоматы других устройств, например, АЛО - на АЛУ. Для этого в состав этих устройств встраиваются УА (для выработки управляющих сигналов).
Рисунок 4.3 – Структура процессора