Оглавление

ВВЕДЕНИЕ

3

1. ПРОЕКТИРОВАНИЕ УМНОЖИТЕЛЕЙ В БАЗИСЕ ПЛИС

5

1.1. Двоичная арифметика

5

1.2. Представление чисел со знаком

9

1.3. Матричные умножители

12

1.4. Проектирование умножителя методом правого сдвига и сложения с управляющим автоматом в базисе ПЛИС

18

1.5. Проектирование умножителя целых чисел со знаком методом правого сдвига и сложения в базисе ПЛИС

33

1.6. Общие сведения по программным умножителям в базисе ПЛИС

52

1.7. Разработка проекта умножителя размерностью 4x4 в базисе ПЛИС типа ППВМ серии Cyclone фирмы Altera с помощью учебного лабораторного стенда LESO2.1

62

2. ПРОЕКТИРОВАНИЕ ЦИФРОВЫХ ФИЛЬТРОВ В БАЗИСЕ ПЛИС

78

2.1. Проектирование КИХ-фильтров с использованием системы визуально-имитационного моделирования Matlab/Simulink

78

2.2. Проектирование параллельных КИХ-фильтров в базисе ПЛИС

84

2.2. КИХ-фильтры на последовательной распределенной арифметике

99

2.3. КИХ-фильтры на параллельной распределенной арифметике

120

2.4. Проектирование КИХ-фильтра с использованием умножителя на методе правого сдвига и сложения

136

2.5. Проектирование квантованных КИХ-фильтров

145

2.6. Систолические фильтры в базисе ПЛИС

174

2.7. Проектирование систолических КИХ-фильтров в базисе ПЛИС с использованием системы цифрового моделирования ModelSim-Altera

192

3. Проектирование цифровых автоматов на языке VHDL для реализации в базисе плис

209

3.1. Проектирование цифровых автоматов Мура, Мили по диаграммам переходов

209

3.2. Кодирование с одним активным состоянием

219

3.2.1. Использование “ручного” способа кодирования состояний цифрового автомата

219

3.2.2. Использование различных стилей кодирования состояний цифровых автоматов на языке VHDL

228

3.3. Использование цифровых автоматов в технологии периферийного сканирования БИС

247

3.4. Проектирование цифровых автоматов с использованием системы MATLAB/SIMULINK и САПР ПЛИС Quartus II

263

4. Проектирование микропроцессорных ядер для реализации в базисе ПЛИС

280

4.1. Проектирование учебного процессора для реализации в базисе ПЛИС с помощью конечного автомата

280

4.2. Использование различных типов памяти при проектировании учебного микропроцессорного ядра для реализации в базисе ПЛИС

296

4.3. Проектирование учебного процессора для реализации в базисе ПЛИС с использованием системы Matlab/Simulink

315

4.4. Проектирование учебного процессора с фиксированной запятой в системе Matlab/Simulink

340

4.5. Проектирование учебного процессора с фиксированной запятой в САПР ПЛИС Quartus II

363

4.6. Проектирование микропроцессорных ядер с конвейерной архитектурой для реализации в базисе ПЛИС

391

4.7. Использование ресурсов ПЛИС Stratix III фирмы Altera при проектировании микропроцессорных ядер

405

4.8. Проектирование микропроцессорных ядер с использованием приложения StateFlow системы Matlab/Simulink

415

Заключение

433

Библиографический список

434