- •Введение
- •1. Проектирование умножителей в базисе плис
- •Двоичная арифметика
- •Представление чисел со знаком
- •1.3. Матричные умножители
- •1.4. Проектирование умножителя методом правого сдвига и сложения с управляющим автоматом в базисе плис
- •1.5. Проектирование умножителя целых чисел со знаком методом правого сдвига и сложения в базисе плис
- •1.6. Общие сведения по программным умножителям в базисе плис
- •1.7. Разработка проекта умножителя размерностью 4x4 в базисе плис типа ппвм серии Cyclone фирмы Altera с помощью учебного лабораторного стенда leso2.1
- •2. Проектирование цифровых фильтров в базисе плис
- •2.1. Проектирование ких-фильтров с использованием системы визуально-имитационного моделирования Matlab/Simulink
- •2.2. Проектирование параллельных
- •2.4. Проектирование ких-фильтра с использованием умножителя на методе правого сдвига и сложения
- •2.5. Проектирование квантованных ких-фильтров
- •2.6. Систолические фильтры в базисе плис
- •2.7. Проектирование систолических ких-фильтров в базисе плис с использованием системы цифрового моделирования ModelSim-Altera
- •3. Проектирование цифровых автоматов на языке vhdl для реализации в базисе плис
- •3.1. Проектирование цифровых автоматов Мура, Мили по диаграммам переходов
- •3.2. Кодирование с одним активным состоянием
- •3.2.1. Использование “ручного” способа кодирования состояний цифрового автомата
- •3.2.2. Использование различных стилей кодирования состояний цифровых автоматов на языке vhdl
- •3.3. Использование цифровых автоматов в технологии периферийного сканирования бис
- •3.4. Проектирование цифровых автоматов с использованием системы matlab/simulink и сапр плис Quartus II
- •4. Проектирование микропроцессорных ядер для реализации в базисе плис
- •4.1. Проектирование учебного процессора для реализации в базисе плис с помощью конечного автомата
- •4.2. Использование различных типов памяти при проектировании учебного микропроцессорного ядра для реализации в базисе плис
- •4.3. Проектирование учебного процессора для реализации в базисе плис с использованием системы Matlab/Simulink
- •4.4. Проектирование учебного процессора с фиксированной запятой в системе Matlab/Simulink
- •4.5. Проектирование учебного процессора с фиксированной запятой в сапр плис Quartus II
- •4.6. Проектирование микропроцессорных ядер с конвейерной архитектурой для реализации в базисе плис
- •4.7. Использование ресурсов плис Stratix III фирмы Altera при проектировании микропроцессорных ядер
- •4.8. Проектирование микропроцессорных ядер с использованием приложения StateFlow системы Matlab/Simulink
- •Заключение
- •Библиографический список
- •Оглавление
- •394026 Воронеж, Московский просп., 14
Заключение
В учебном пособии на обширном иллюстративном материале показаны методы обработки цифровых сигналов базисе ПЛИС с учетом архитектурных особенностей с применением высокоуровневого языка описания аппаратных средств.
Изложены основы проектирования цифровых фильтров с конечно-импульсной характеристикой как с использованием метода умножения с накоплением, характерным для процессоров цифровой обработки сигналов, так и с использованием теории распределенной арифметики для реализации в базисе ПЛИС.
Рассмотрен алгоритм реализации умножения методом правого сдвига и сложения с накоплением. Даются практические примеры проектирования КИХ-фильтров на последовательной распределенной арифметике в САПР ПЛИС Quartus II компании Altera.
При разработке конечных автоматов в базисе ПЛИС на языке VHDL наиболее эффективным решением является использование неявного стиля кодирования или явного с применением атрибута syn_encoding с выполнением компилятором-синтезатором САПР Quartus II минимизации логических ресурсов. Метод кодирования с одним активным состоянием применительно к ПЛИС дает возможность строить конечные автоматы, которые в общем случае требуют меньших ресурсов и отличаются более высокими скоростными показателями, чем аналогичные конечные автоматы с двоичным кодированием состояний. Уделено внимание использованию цифровых автоматов в технологии периферийного сканирования ИС.
Рассмотрены различные подходы в проектировании управляющего автомата микропроцессорного ядра: на языке VHDL, с использованием графического представления конечного автомата с помощью приложений StateFlow и Simulink HDL coder, с использованием M-файлов системы визуально-имитационного моделирования Matlab/Simulink.
Библиографический список
Уилкинсон, Б. Основы проектирования цифровых схем [Текст]: пер. с англ. / Б. Уилкинсон. - М.: Издательский дом Вильямс, 2004. - 320 c.
Армстронг, Дж. Р. Моделирование цифровых систем на языке VHDL [Текст]: пер. с англ. / Р. Дж. Армстронг. - М.: Мир, 1992. - 348 с.
Максфилд, К. Проектирование на ПЛИС: курс молодого бойца [Текст]: пер. с англ. / К. Максфилд. М.: Издательский дом Додэка XXI, 2007. 408 с.
Джон Ф. Уэйкерли. Проектирование цифровых устройств [Текст] : пер. с англ. / Уэйкерли Ф. Джон. М.: Постмаркет, 2002. 533 c.
Рабаи, Ж.М. Цифровые интегральные схемы. Методология проектирования [Текст] / Ж.М. Рабаи, А. Чандракасан, Б. Николич. М.: Вильямс, 2007. - 911 с.
Угрюмов, Е.П. Цифровая схемотехника [Текст] / Е.П. Угрюмов. СПб.: БХВ, 2004. - 528 с.
Стешенко, В. ПЛИС фирмы ALTERA: проектирование устройств обработки сигналов [Текст] / В. Стешенко. М.: Додэка, 2000. - 457 с.
Строгонов, А.В. Проектирование умножителя методом правого сдвига и сложения с управляющим автоматом в базисе ПЛИС [Текст] / А.В. Строгонов, А.В. Быстрицкий // Компоненты и технологии. - 2013. - N12. - С.6-10.
Строгонов А.В. Проектирование умножителя целых чисел со знаком методом правого сдвига и сложения в базисе ПЛИС [Текст] / А.В. Строгонов, А.В. Быстрицкий // Компоненты и технологии. - 2014. - N1. - С.94-100.
Строгонов, А.В. Проектирование цифровых фильтров в системе Matlab/Simulink и САПР ПЛИС Quartus [Текст] / А.В. Строгонов // Компоненты и технологии. - 2008. - N6. - C.32-36.
Строгонов, А.В. Проектирование параллельных КИХ-фильтров в базисе ПЛИС [Текст] / А.В. Строгонов, А.В. Быстрицкий // Компоненты и технологии. - 2013. - N6. - С.62-67.
Строгонов, А.В. КИХ-фильтр на распределенной арифметике: проектируем сами [Текст] / А.В. Строгонов, А.В. Быстрицкий // Компоненты и технологии. - 2013. - N3. - C.131-138.
Строгонов, А.В. КИХ-фильтры на параллельной распределенной арифметике: проектируем сами [Текст] / А.В. Строгонов, А.В. Быстрицкий // Компоненты и технологии. 2013. - N5. - C.44-48.
Строгонов, А.В. Систолические КИХ-фильтры в базисе ПЛИС [Текст] / А.В. Строгонов, А.В. Быстрицкий // Компоненты и технологии. - 2013. - N8. - С.30-35.
Строгонов, А.В. Проектирование систолических КИХ-фильтров в базисе ПЛИС с помощью системымоделирования ModelSim-Altera [Текст] / А.В. Строгонов, А.В. Быстрицкий // Компоненты и технологии. - 2013. - N9. - С.24-28.
Строгонов, А.В. Эффективность разработки конечных автоматов в базисе ПЛИС FPGA [Текст] / А.В. Строгонов, А.В. Быстрицкий // Компоненты и технологии. - 2013. - N1. - C.66-72.
Строгонов, А.В. Проектирование сложно-функциональных блоков в базисе ПЛИС [Текст]: учеб. пособие / А.В. Строгонов, С.А. Цыбин. Воронеж: ГОУВПО “Воронежский государственный технический университет”, 2010. - 333 с.
Строгонов, А.В. Проектирование учебного процессора для реализации в базисе ПЛИС [Текст] / А.В. Строгонов // Компоненты и технологии. - 2009. - N3. - C.6-9.
Строгонов, А.В. Проектирование учебного процессора для реализации в базисе ПЛИС с использованием системы Matlab/Simulink [Текст] / А.В. Строгонов, А.И. Буслов // Компоненты и технологии. - 2009. - N5. - C.10-14.
Строгонов, А.В. Проектирование микропроцессорных ядер с конвейерной архитектурой для реализации в базисе ПЛИС фирмы Altera [Текст] / А.В. Строгонов, С.И. Давыдов // Компоненты и технологии. - 2009. - N8. - C.76-79.
Строгонов, А.В. Проектирование учебного процессора с фиксированной запятой в системе Matlab/Simulink [Текст] / А.В. Строгонов // Компоненты и технологии. - 2009. - N7. - C.22-27.
Строгонов, А.В. Проектирование учебного процессора с фиксированной запятой в САПР Quartus II компании Altera [Текст] / А.В. Строгонов, А.И. Буслов, С.И. Давыдов // Компоненты и технологии. - 2009. - N11. - C.20-25.
Строгонов, А.В. Использование различных типов памяти при проектировании учебного микропроцессорного ядра для реализации в базисе ПЛИС [Текст] / А.В. Строгонов, С.А. Цыбин // Компоненты и технологии. - 2009. - N12. - C.92-96.
Строгонов, А.В. Проектирование микропроцессорных ядер с использованием приложения StateFlow системы Matlab/Simulink [Текст] / А.В. Строгонов, С.А. Цыбин, А.И. Буслов // Компоненты и технологии. - 2010. - N1. - C.66-70.
Строгонов, А.В. Использование ресурсов ПЛИС Stratix III фирмы Altera при проектировании микропроцессорных ядер [Текст] / А.В. Строгонов, С.А. Цыбин // Компоненты и технологии. - 2010. - N2. - C.70-73.