3.7. Приемопередатчик, обслуживающий внешние устройства схемы

Через этот приемопередатчик осуществляется связь системной шины данных с внешними устройствами. На рис. 3.20 представлена схема приемопередатчика, в котором шина DB[7..0] подключена к локальной шине DAL[7..0], а шина DA[7..0] – к системной шине DBS[7..0]. При T = 1 обеспечивается передача от шины DA приемопередатчика к шине DB. Сигнал T = =, поэтому при выполнении команды INport сигнал = 0 и приемопередатчик передает данные от внешнего устройства через локальную шинуDB к системной шине DA, а далее от системной шины процессора через приемопередатчик процессора к локальной шине и в процессор. При выполнении

Рис. 3.20. Приемопередатчик внешних устройств

команды OUT port сигнал = 1, происходит передача данных отDA к DB в приемопередатчике процессора, т. е. на системную шину данных, а затем от DA к DB в приемопередатчике внешних устройств, т. е. от системной шины данных к локальной и далее во внешнее устройство.

3.8. Дешифратор адресов

При работе имитатора CPU обращается к следующим устройствам:

две схемы памяти (ПЗУ и ОЗУ):

Рис. 3.21. Дешифратор адресов схем памяти

○ПЗУ 573РФ2 объемом 2K  8 бит (для хранения программного обеспечения и таблицы данных);

○ ОЗУ 537РУ10 объемом 2K  8 бит (для стека и хранения данных).

Поэтому необходимо использовать два дешифратора адресов – адресов схем памяти и адресов внешних устройств. Дешифратор адресов схем памяти выполнен на МЭ 74138 (рис. 3.21). Назначение выходных сигналов дешифратора, значения начальных A_BEG и конечных A_END адресов представлены в табл. 3.12.

При построении схемы на макроэлементах, в состав которой входят два 16-разрядных счетчика, число внешних устройств увеличивается до восьми:

○ регистр младшего байта данных в делителе на

○ регистр старшего байта данных в делителе на

○ регистр младшего байта данных в делителе на

○ регистр старшего байта данных в делителе на

○ триггер знака ;

○ контроллер клавиатуры;

○ дисплей.

Таблица 3.12 Адреса схем памяти
Адрес		A15– A14	A13–A11	A10 – A8	A7 – A0	A15–0
ПЗУ	AB	00	000	000	00000000	0000h
	AE	00	000	111	11111111	07FFh
ОЗУ	AB	00	001	000	00000000	0800h
	AE	00	001	111	11111111	0FFFh
SP = AE + 1		00	010	000	00000000	1000h

Таблица 3.13 Адресация внешних устройств
Сигнал	Адрес	Селектируемое устройство
	20h–27h	Дисплей
	28h–2Fh	Клавиатура
	2Ch/2Dh	Регистр мл. байта счетчика M1i
	38h–3Fh	Регистр ст. байта счетчика M1i
	68h–6Fh	Триггер X2
	70h–77h	Регистр мл. байта счетчика M1j
	78h–7Fh	Регистр ст. байта счетчика M1j

Рис. 3.22. Дешифратор адресов внешних устройств

Для создания схемы дешифратора адресов внешних устройств, обязанной обеспечить заданный адрес 28h, выбираем значения разрешающих адресных сигналов BA7 = 0, BA5 = 1, а на адресные входы С, B и A подаем сигналы BA6, BA4 и BA3 (сигналы BA_2–0 не поступают на схему). Таблица 3.13 показывает адреса и названия внешних устройств, селектируемых дешифратором. На рис. 3.22 показана схема дешифратора адресов внешних устройств.