Добавил:

Zalupa Опубликованный материал нарушает ваши авторские права? Сообщите нам.

Вуз:

Белорусская государственная академия связи

Предмет:

[НЕСОРТИРОВАННОЕ]

Файл:

Электронный конспект лекций (ЦиМПУ)

.pdf

Скачиваний:

243

Добавлен:

04.01.2020

Размер:

5.37 Mб

Скачать

☆

<<< < Предыдущая 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 3132 / 3332 33 > Следующая >>>

тому или иному ВУ. Порты ввода-вывода могут выполнять обе указанные операции.

В МПК серии КР580 имеются восьмиразрядные БР КР580ИР82 и КР580ИР83 (с инверсией на выходах) – аналоги зарубежных микросхем Intel 8282 и 8283 соответственно.

Рассмотрим БР КР580ИР82 (рисунок 3.49). БР содержит восемь D- триггеров, на выходе которых включены буферные элементы с Z-состоянием. В зависимости от значения сигнала на входе STB (строб приема) схема работает в режиме ШФ или хранения.

Работа схемы в режиме ШФ происходит при сочетании сигналов STB = 1,

OE 0. При этом данные передаются с входов DI7…DI0	на выходы DO7…DO0.
По отрицательному перепаду сигнала STB (рисунок	3.49, б) происходит

фиксация данных в триггеры регистра, и информация сохраняется там, пока сигнал STB = 0. В течение этого времени изменение данных на входах DI7…DI0 не влияет на состояние триггеров.

DI	0	D	T
	0
		C	1	DO0

		. . .	. . .	. . . . . .
DI	7	D	T
	7
		C	1	DO7
1
STB
1
OE
			а)

Рисунок 3.49 – Буферный регистр КР580ИР82. Схема логическая (а) и временные диаграммы работы (б)

311

t	5

Входы

t	6

STB

t	4

t	2	t	3

Выходы

t	1

(

		t1 – задержка распространения сигналов от входов к выходам;
		t2 – задержка перехода выходов в Z-состояние;
		t3	– задержка перехода в активное состояние;
		t4	– интервал от изменения строба до изменения выхода схемы;
		t5	и t6 – времена предустановки и выдержки входного сигнала относительно спада строба
t		25 нс.
	6		).
	6

б)

Окончание рисунка 3.49

Сигнал OE 0 разрешает работу буферных элементов, подключенных к выходам триггеров (рисунок 3.49, а), и тем самым передает содержимое регистра

на выходы DO7…DO0. Высокий уровень сигнала OE переводит выходы буферных элементов в Z-состояние независимо от значений сигналов STB и

DI7…0.

Задержка распространения сигнала от входа к выходу (интервал t1 на рисун-

ке 3.49, б) при STB = 1 и OE 0 составляет 30 нс. Выходные токи те же, что и для ШФ КР580ВА86.

Рассмотренный БР позволяет реализовать порт ввода или вывода. Во многих сериях цифровых элементов представлены многорежимные БР, позволяющие реализовать порты ввода-вывода. Например, микросхема ЭКР1554АП24 представляет собой восьмиканальный двунаправленный приемопередатчик с регистром с Z-состоянием на выходах. Эта микросхема обеспечивает выходные то-

312

ки Iвых 24 мА , Iвых 24 мА

нс при напряжении питания 4,5

. Задержка распространения сигнала не более 10 В.

3.7.4 Параллельные периферийные адаптеры (ППА)

ШФ и БР осуществляют лишь непосредственную или буферизованную во времени передачу данных между МП и системной шиной данных. Более сложные операции выполняются ППА. Программируемость ППА обеспечивает им широкую область применения вследствие изменяемости процедур обмена с помощью команд программы без изменений в схеме.

В схемах обмена параллельными данными, как правило, используется базовая структура параллельного адаптера КР580ВВ55А (аналог зарубежной микросхемы Intel 8255A). ППА обеспечивает двунаправленный обмен с квитированием (с подтверждением готовности к обмену) или без него при программном обмене или обмене по прерываниям. С помощью ППА ВУ, работающие с параллельными кодами, связываются с системной шиной данных МПС.

Рассмотрим структурную схему ППА КР580ВВ55А (рисунок 3.50). ППА имеет три двунаправленных восьмиразрядных порта PA, PB и PC, причем порт PC разделен на два четырехразрядных канала: старший PCH и младший PCL. Обмен данными между каналами A, B и C и системной шиной данных МПС производится через буфер данных BD в соответствии с сигналами управления.

Блок управления чтением/записью (рисунок 3.50) получает стробы чтения RD и записи WR (это управляющие сигналы IOR и IOW стандартного ин-

терфейса), сигнал сброса RESET, сигнал выбора адаптера CS , получаемый декодированием старших разрядов его адреса (A7…A2), и два младших разряда адреса A1 и A0 для адресации внутренних регистров ППА. Внутренних адресуемых объектов пять: три порта (A, B и C), регистр управляющего слова (РУС) и команда установки/сброса битов порта C BSR (от англ. Bit Set/Reset). Адресация и направление передач информации определяются согласно таблице

3.11.

Как видно из таблицы 3.11, адрес А1А0 = 11 соответствует передаче управляющих слов (УС) в РУС (УС1) или команды BSR (УС2), причем по этому адресу допускается только запись. Передача двух разных УС при одном и том же адресе возможна только потому, что признаком того или иного УС служит значение старшего бита передаваемого слова D7. Таким образом, этот бит выполняет дополнительную адресацию УС.

313

Системная			Внутрення
ШД			ШД
	BD	8	8	PA
8				PA
8					8
					8
					PА
					7...0
8
			4	PCH
RD	Управ-			PCH	4
	Управ-
	ление				PC
					PC
					7...4
WR	ЧТ/ЗП
RESET			4	PC
RESET				PC	4
				L	4
CS					PC
CS					3...0
					3...0
А
1	РУС
	РУС		8
А0			8	PB
А0				PB
					8
					PB
					7...0

         

Группа A

Группа B

А	7	DC
	7
		. . .
А	2
	2

. . .

Рисунок 3.50 – Параллельный периферийный адаптер. Схема электрическая структурная

Работа адаптера начинается после загрузки с системной ШД в РУС управляющего слова УС1, задающего портам адаптера один из трех возможных режимов работы и направленность порта (ввод или вывод).

Возможны три режима работы портов: 0, 1 и 2, причем порт A может работать в любом из трех режимов, порт B только в двух (0 или 1), а режим порта C зависит от режимов портов A и B.

Таблица 3.11 – Адресация внутренних регистров ППА и направление передач информации

A1	A0	RD	WR	CS	Операция

0	0	0	1	0	Порт A → Системная ШД
0	1	0	1	0	Порт B → Системная ШД
1	0	0	1	0	Порт C → Системная ШД
1	1	0	1	0	Запрещенная комбинация

0	0	1	0	0	Системная ШД → Порт A
0	1	1	0	0	Системная ШД → Порт B
1	0	1	0	0	Системная ШД → Порт C
1	1	1	0	0	Системная ШД → РУС при D7 = 1
					Системная ШД → BSR при D7 = 0

X	X	1	1	0	Шины отключены (Z-состояние)
X	X	X	X	1	Шины отключены (Z-состояние)

Примечание – Знак «X» означает произвольный уровень сигнала (0 или 1)

314

Порт C имеет особенности: в отличие от портов A и B, которые оперируют со словами в целом, разряды порта C могут программироваться и использоваться поодиночке. В частности, любой из восьми разрядов порта C может быть установлен или сброшен программным способом. Это нужно для передачи сигналов квитирования при обмене через порты A и B в режимах 1 и 2. При работе порта в режиме 1 для него под сигналы управления требуются три линии порта C, в режиме 2 – пять линий.

Режимы работы портов:

режим 0 – однонаправленный ввод-вывод без квитирования, в этом режиме могут работать порты A и B, а также свободные (не занятые передачей служебных сигналов для портов A и B) линии порта C;

режим 1 – однонаправленный ввод-вывод с квитированием;

режим 2 – двунаправленный ввод/вывод с квитированием.

Квитирование позволяет вести асинхронный обмен с учетом готовности абонента к передаче.

Рассмотрим формат управляющего слова УС1 (рисунок 3.51).

При записи нового УС1 используется вывод в режиме 0, при этом регистры портов сбрасываются.

При вводе информация на системную ШД поступает при выполнении МП команды ввода INport, при выводе – при выполнении команды вывода OUTport.

Во втором байте команд ввода INport и вывода OUTport указывается адрес порта.

Пример 3.25 – Составим программу ввода данных из порта A и вывода в

порты B и C.
		MVI A, 90 h ; загрузка УС1 в регистр А МП
	Программирование ППА		(90 h – код УС1)
	Программирование ППА	OUT 83 h	; загрузка УС1 в РУС ППА
		OUT 83 h	; загрузка УС1 в РУС ППА
			(83 h – адрес РУС)
		IN 80 h	; ввод данных из порта A
			(80 h – адрес порта A)
		OUT 81 h	; вывод данных из порта B
	Ввод-вывод данных	OUT 81 h	; вывод данных из порта B
	Ввод-вывод данных
	Ввод-вывод данных		(81 h – адрес порта B)
		OUT 82 h	; вывод данных из порта C
		OUT 82 h	; вывод данных из порта C
			(82 h – адрес порта C)

315

				Функции и							Функции и
					режимы							режимы
					группы A							группы B
D	7	D	6		D	5	D	4	D	3	D	2	D	1	D	0
	7		6			5		4		3		2		1		0



1

Порт PC	L

1 - ввод, 0 - вывод
Порт PB
1 - ввод, 0 - вывод
Порты PB и PC
	L
0 - режим 0, 1 - режим 1
Порт PC	H

1 - ввод, 0 - вывод
Порт PA
1 - ввод, 0 - вывод
Порты PA и PC		H
00 - режим 0,

01 - режим 1,
1X - режим 2

Рисунок 3.51 – Формат управляющего слова УС1 ППА

При поступлении из шины управления МПС сигнала RESET все канальные регистры сбрасываются в нулевое состояние, а в РУС записывается управляющее слово УС1, при котором все порты устанавливаются на ввод в режиме 0 (буферы всех каналов устанавливаются в Z-состояние).

Управляющее слово УС2 (рисунок 3.52) задает значение 0 или 1 одному из разрядов порта C. Для приведения в определенное состояние нескольких разрядов порта C нужно последовательно подать в адаптер соответствующее число УС2.

Например, для установки разрядов D0 и D2 порта C в единичное состояние необходимо выполнить следующую последовательность команд:

MVI A, 01 h OUT 83 h MVI A, 05 h OUT 83 h

;загрузка УС2 в регистр A МП (01 h – код УС2)

;загрузка команды BSR (83 h – адрес команды)

;загрузка УС2 в регистр A МП (05 h – код УС2)

;загрузка команды BSR (83 h – адрес команды)

В режимах 0 и 1 изменение направления передачи (ввод или вывод) требует загрузки в РУС ППА нового УС1, а в режиме 2 для этого достаточно изменить уровни сигналов на входах чтения RD и записи WR ППА. Таким образом, обеспечивается возможность быстрого переключения направления передачи информации.

316

Значение разряда (0 или 1)

Номер устанавливаемого разряда

Произвольные значения (0 или 1)

Признак УС2

Рисунок 3.52 – Формат управляющего слова УС2 ППА

Контрольные вопросы к теме 3.7

1Поясните назначение и укажите место включения ШФ в структуре простой МПС.

2Укажите различия между БР и ШФ.

3Поясните назначение ППА и укажите назначение узлов структурной схемы.

4В каких режимах могут работать порты ППА?

5Что понимают под квитированием?

6Определите управляющее слово УС1 для программирования ППА на ввод данных из порта В и вывод из портов А и С в режиме 0.

7Что указывается во втором байте команд ввода IN и вывода OUT?

8На что указывает разряд D7 управляющего слова ППА?

9Определите управляющее слово УС2 для установки разряда D2 порта С в нулевом состоянии.

317

ЛИТЕРАТУРА

1 Богородов, В. И. Цифровые и микропроцессорные устройства : учеб. пособие / В. И. Богородов. – Минск : УО ВГКС, 2015. – 340 с.

СОДЕРЖАНИЕ
ВВЕДЕНИЕ ................................................................................................................	2
РАЗДЕЛ 1 ...................................................................................................................	3
ОСНОВЫ ЦИФРОВОЙ ТЕХНИКИ........................................................................	3
Тема 1.1 Арифметические основы цифровой техники..........................................	3
1.1.2 Перевод чисел из одной позиционной системы счисления в другую ........	6
1.1.3 Формы представления чисел в цифровых устройствах ...............................	9
1.1.4 Способы кодирования двоичных чисел со знаком .....................................	13
1.1.5 Арифметические операции над двоичными числами с фиксированной
точкой .......................................................................................................................	15
1.1.6 Особенности арифметических операций над двоичными числами с
плавающей точкой...................................................................................................	19
1.1.7 Сложение двоично-десятичных чисел со знаком .......................................	20
1.1.8 Символьные коды...........................................................................................	25
1.1.9 Структурные единицы и форматы цифровых данных ...............................	26
Контрольные вопросы и задачи к теме 1.1 ...........................................................	28
Тема 1.2 Логические основы цифровой техники .................................................	29
1.2.1 Понятие о логических функциях, логических элементах и логических
устройствах ..............................................................................................................	29
1.2.2 Классификация логических устройств.........................................................	30
1.2.3 Способы задания логических функций........................................................	31
1.2.4 Элементарные логические функции одного аргумента .............................	32
1.2.5 Элементарные логические функции двух аргументов ...............................	34
1.2.6 Основные законы и тождества алгебры логики ..........................................	34
1.2.7 Понятие базиса и минимального базиса ......................................................	41
1.2.8 Преобразование логических функций из основного базиса в неосновные43
Контрольные вопросы и задачи к теме 1.2 ...........................................................	45
Тема 1.3 Схемотехнические основы цифровой техники.....................................	46
1.3.1 Общие сведения об элементной базе цифровой техники ..........................	46
1.3.2 Обозначения цифровых интегральных схем ...............................................	48
	318

1.3.3 Основные статические и динамические параметры логических элементов

...................................................................................................................................	50
1.3.4 Базовый элемент схемотехники ТТЛ ...........................................................	54
1.3.5 Базовый элемент схемотехники КМОП.......................................................	56
1.3.6 Типы выходных каскадов цифровых элементов.........................................	59
1.3.7 Построение узлов цифровых устройств на стандартных микросхемах ...	66

1.3.8 Схемотехника входных цепей элементов КМОП и режимы временно

разомкнутых входов................................................................................................		69
Контрольные вопросы к теме 1.3.................	Ошибка! Закладка не определена.
Тема 1.4 Анализ и синтез комбинационных цифровых устройств ....................		71
1.4.1 Этапы синтеза комбинационных цифровых устройств .............................		71
1.4.2 Канонические формы представления логических функций ......................		72
1.4.3 Исходные положения к минимизации	.........................................................	75
1.4.4 Этапы минимизации.......................................................................................		75
1.4.5 Минимизация логических функций с применением карт Карно ..............		77
1.4.6 Минимизация не полностью заданных логических функций ...................		82
1.4.7 Синтез КЦУ в базисе И-НЕ ...........................................................................		84
1.4.8 Синтез КЦУ в базисе ИЛИ-НЕ .....................................................................		85

Контрольные вопросы и задачи к теме 1.4 . Ошибка! Закладка не определена.

РАЗДЕЛ 2 .................................................................................................................	88
ЦИФРОВЫЕ УСТРОЙСТВА.................................................................................	88
Тема 2.1 Типовые комбинационные цифровые устройства ...............................	88

2.1.1 Общие принципы построения комбинационных цифровых устройств.

Способы борьбы с «опасными состязаниями».....................................................		88
2.1.2 Способы схемотехнической реализации логических функций.................		90
2.1.3 Дешифраторы..................................................................................................		91
(2.1)..................................................................	Ошибка! Закладка не определена.
2.1.4 Шифраторы .....................................................................................................		98
2.1.5 Преобразователи кодов................................................................................		101
2.1.6 Мультиплексоры ..........................................................................................		106
2.1.7 Демультиплексоры .......................................................................................		111
2.1.8 Двоичные сумматоры...................................................................................		114
2.1.9 Программируемые логические структуры ................................................		119
Контрольные вопросы и задачи к теме 2.1 .........................................................		123
Тема 2.2 Триггерные устройства .........................................................................		124
2.2.1 Общие сведения о триггерах .......................................................................		124

319

2.2.2 Асинхронные RS-триггеры .........................................................................	127
2.2.3 Синхронные RS-триггеры со статическим управлением.........................	132
2.2.4 Синхронные D-триггеры со статическим управлением...........................	135
2.2.5 JK-триггеры со статическим управлением ................................................	138
2.2.6 Т-триггеры со статическим управлением ..................................................	141
2.2.7 Синхронный D-триггер с динамическим управлением............................	143
Контрольные вопросы к теме 2.2.........................................................................	145
Тема 2.3 Регистры памяти и сдвига.....................................................................	146
2.3.1 Регистры, их назначение и классификация ...............................................	146
2.3.2 Параллельные регистры...............................................................................	146
2.3.3 Регистры сдвига............................................................................................	148
2.3.4 Применение регистров сдвига ....................................................................	150
Контрольные вопросы к теме 2.3.........................................................................	151
Тема 2.4 Счетчики и делители частоты ..............................................................	153
2.4.1 Счетчики, их назначение, основные параметры и классификация.........	153
2.4.2 Асинхронные двоичные счетчики ..............................................................	154
2.4.3 Синхронные двоичные счетчики ................................................................	157
2.4.4 Счетчики с произвольным коэффициентом пересчета ............................	161
Контрольные вопросы к теме 2.4.........................................................................	165
Тема 2.5 Контроль цифровых устройств .... Ошибка! Закладка не определена.
2.5.1 Причины появления ошибок при работе цифровых устройств ..............	166
2.5.2 Обнаружение одиночных ошибок в устройствах хранения и передачи
информации............................................................................................................	167
Контрольные вопросы к теме 2.5.........................................................................	169
Раздел 3...................................................................................................................	170
ОСНОВЫ МИКРОПРОЦЕССОРНОЙ ТЕХНИКИ ...........................................	170
Тема 3.1 Структуры вычислительных систем ....................................................	170
3.1.1 Классическая структура вычислительной системы..................................	170
3.1.2 Магистральная структура вычислительной системы ...............................	172
3.1.3 Микропрограммный принцип управления ................................................	173
3.1.4 Горизонтальное, вертикальное и смешанное микропрограммирование 175
3.1.5 Организация устройств управления с жесткой логикой ..........................	175
Контрольные вопросы к теме 3.1.........................................................................	176
Тема 3.2 Принципы организации однокристальных микропроцессоров и
микропроцессорных систем .................................................................................	177
3.2.1 Общие сведения............................................................................................	177
	320

<<< < Предыдущая 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 3132 / 3332 33 > Следующая >>>

Соседние файлы в папке Цифровые и микропроцессорные устройства

#
04.01.20201.03 Mб33Лаб. работы № 6, 7 для учащихся ФЗиДО, 5 семестр (ЦиМПУ).pdf
#
04.01.20201.87 Mб41Методические указания и задания к курсовому проекту (ЦиМПУ).pdf
#
04.01.2020868 Кб31Программа, методические указания и контрольные задания (ЦиМПУ).pdf
#
04.01.2020172.97 Кб34Экзаменационные вопросы для учащихся ДФО и ФЗиДО (ЦиМПУ).pdf
#
04.01.2020260.26 Кб35Экзаменационные задачи для учащихся ДФО и ФЗиДО (ЦиМПУ).pdf
#
04.01.20205.37 Mб243Электронный конспект лекций (ЦиМПУ).pdf