Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Скачиваний:
231
Добавлен:
04.01.2020
Размер:
5.37 Mб
Скачать

или поликристаллическими (кремниевыми). В исходном состоянии запоминающий элемент хранит логическую единицу, логический нуль нужно записать, расплавляя перемычку.

Второй тип запоминающего элемента PROM – два встречно включенных диода или тонкий диэлектрический слой. В исходном состоянии сопротивление такой цепочки настолько велико, что практически равноценно разомкнутой цепи, и запоминающий элемент хранит логический нуль. Для записи единицы к диодам прикладывают повышенное напряжение, пробивающее диод, смещенный в обратном направлении. Диод пробивается с образованием в нем короткого замыкания и играет роль появившейся проводящей перемычки.

Схемы с тонкими пробиваемыми диэлектрическими перемычками (типа antifuse) наиболее компактны и совершенны. Их применение характерно для программируемых логических СБИС. Запоминающие элементы с плавкими перемычками и парами диодов показаны на рисунке 3.44 в исходном состоянии и после программирования.

Плавкие перемычки занимают на кристалле относительно много места, поэтому уровень интеграции ПЗУ с такими перемычками существенно ниже, чем у масочных ПЗУ. В то же время простота программирования пользователем и невысокая стоимость в свое время обусловили широкое распространение ПЗУ типа PROM. Невысокая стоимость программируемых пользователем ПЗУ объясняется тем, что изготовитель выпускает микросхемы без учета их конкретного содержимого, т. е. освобожден от проектирования по специализированным заказам и, следовательно, связанных с этим затрат.

АЛ

 

АЛ

 

АЛ

 

АЛ

 

 

 

 

 

 

 

 

 

 

РЛ

РЛ

РЛ

РЛ

 

а)

 

б)

Рисунок 3.44 – Запоминающие элементы с плавкими перемычками (а) и диодными парами (б)

В репрограммируемых ПЗУ (РПЗУ) типов EPROM и EEPROM запомина-

ющими элементами являются транзисторы типов МНОП и ЛИЗМОП (добавление ЛИЗ к обозначению МОП происходит от слов Лавинная Инжекция Заряда).

МНОП-транзистор отличается от обычного МОП-транзистора двухслойным подзатворным диэлектриком. На поверхности кристалла расположен тонкий слой двуокиси кремния SiO2, далее боле толстый слой нитрида кремния Si3N4 и затем

301

уже затвор (рисунок 3.45, а). На границе диэлектрических слоев возникают центры захвата заряда. Благодаря туннельному эффекту, носители заряда могут проходить через тонкую пленку окисла толщиной не более 5 нм и скапливаться на границе раздела слоев. Этот заряд и является носителем информации, хранимой МНОП-транзистором. Заряд записывают созданием под затвором напряженности электрического поля, достаточной для возникновения туннельного перехода носителей заряда через тонкий слой SiO2. На границе раздела диэлектрических слоев можно создавать заряд любого знака в зависимости от направленности электрического поля в подзатворной области. Наличие заряда влияет на пороговое напряжение транзистора.

Рисунок 3.45 – Структуры транзисторов типов МНОП (а) и ЛИЗМОП с двойным затвором (б)

Для МНОП-транзистора с n-каналом отрицательный заряд на границе раздела слоев повышает пороговое напряжение (экранирует воздействие положительного напряжения на затворе, отпирающего транзистор). При этом пороговое напряжение возрастает настолько, что рабочие напряжения на затворе транзистора не в состоянии его открыть (создать в нем проводящий канал). Транзистор, в котором заряд отсутствует или имеет другой знак, легко открывается рабочим значением напряжения. Так осуществляется хранение бита данных в МНОП-транзисторе: отсутствие заряда трактуется как отображение логической единицы, а наличие заряда – логического нуля.

При программировании ПЗУ используются относительно высокие напряжения, около 20 В. После снятия высоких напряжений туннельное прохождение носителей заряда через диэлектрик прекращается и заданное транзистору пороговое напряжение остается неизменным.

После 104… 106 перезаписей МНОП-транзистор перестает устойчиво хранить заряд. РПЗУ на МНОП-транзисторах энергонезависимы и могут хранить информацию месяцами, годами и десятками лет. Перед новой записью старая информация стирается записью нулей во все запоминающие элементы.

302

Транзисторы типа ЛИЗМОП всегда имеют так называемый плавающий затвор, который может быть единственным или вторым, дополнительным к обычному (управляющему) затвору. Транзисторы с одним плавающим затвором используются в ЗУ типа EPROM, а транзисторы с двойным затвором пригодны для применения как в EPROM, так и в EEPROM. Рассмотрим более современный тип – ЛИЗМОП-транзистор с двойным затвором (рисунок 3.45, б).

Принцип работы ЛИЗМОП с двойным затвором близок к принципу работы МНОП-транзистора – здесь также между управляющим затвором и областью канала помещается область, в которую при программировании можно вводить заряд, влияющий на величину порогового напряжения транзистора. Только область введения заряда представляет собою не границу раздела слоев диэлектрика, а окруженную со всех сторон диэлектриком проводящую область (обычно из поликристаллического кремния), в которую, как в ловушку, можно ввести заряд, способный сохраняться в ней в течение очень длительного времени. Эта область и называется плавающим затвором.

При подаче на управляющий затвор, исток и сток импульса положительного напряжения относительно большой амплитуды 20…25 В в обратно смещенных p-n переходах возникает лавинный пробой, область которого насыщается электронами. Часть электронов, имеющих энергию, достаточную для преодоления потенциального барьера диэлектрической области, проникает в плавающий затвор. Снятие высокого программирующего напряжения восстанавливает обычное состояние областей транзистора и запирает электроны в плавающем затворе, где они могут находиться длительное время (в высококачественных приборах многие годы).

Заряженный электронами плавающий затвор увеличивает пороговое напряжение транзистора настолько, что в диапазоне рабочих напряжений проводящий канал в транзисторе не создается. При отсутствии заряда в плавающем затворе транзистор работает в обычном ключевом режиме.

Стирание информации может производиться двумя способами – ультрафиолетовым облучением или электрическими сигналами.

В первом случае корпус ИС имеет специальное прозрачное окошко для облучения кристалла. Двуокись кремния и поликремний прозрачны для ультрафиолетовых лучей. Эти лучи вызывают в областях транзистора фототоки и тепловые токи, что делает области прибора проводящими и позволяет заряду покинуть плавающий затвор. Операция стирания информации этим способом занимает десятки минут, информация стирается сразу во всем кристалле. В схемах с УФ-стиранием число циклов перепрограммирования существенно ограничено, так как под действием ультрафиолетовых лучей свойства материалов

303

постепенно изменяются. Число циклов перезаписи у отечественных ИС равно

10…100.

Электрическое стирание информации осуществляется подачей на управляющие затворы низкого (нулевого) напряжения, а на стоки – высокого напряжения программирования. Электрическое стирание имеет преимущества: можно стирать информацию не со всего кристалла, а выборочно (индивидуально для каждого адреса). Длительность процесса «стирание-запись» значительно меньше, сильно ослабляются ограничения на число циклов перепрограммирования (допускается 104… 106 таких циклов), кроме того, перепрограммировать ПЗУ можно, не извлекая микросхему из устройства, в котором она работает. В то же время схемы с электрическим стиранием занимают больше места на кристалле, в связи с чем уровень их интеграции меньше, а стоимость выше. В последнее время эти недостатки быстро преодолеваются и электрическое стирание вытесняет УФ-стирание.

Подключение двухзатворных ЛИЗМОП-транзисторов к линиям выборки строк и линиям чтения в матрицах ЗУ показано на рисунке 3.46. Запись логического нуля осуществляется путем заряда плавающего затвора инжекцией «горячих» электронов в режиме программирования. Стирание информации, под которым понимается удаление заряда из плавающего затвора, приводит к записи во все запоминающие элементы логических единиц, так как в данном случае опрашиваемые транзисторы открываются и передают напряжение UП на линии считывания.

Линия выборки

 

Столбец 0

 

 

...

(Строка 1)

VT0

VTN-1

 

...Столбец

(N-1)

U

п

U

п

 

 

...

...

 

Разрядные

 

линии

 

...

Кусилителям считывания

Рисунок 3.46 – Схема подключения ЛИЗМОП-транзисторов с двойным затвором к линиям выборки и считывания в РПЗУ

Предшественниками двухзатворных ЛИЗМОП-транзисторов были однозатворные, имевшие только плавающий затвор. Эти транзисторы изготовлялись обычно с

304

p-каналом, поэтому введение электронов в плавающий затвор приводило к созданию в транзисторе проводящего канала, а удаление заряда – к исчезновению такого канала. При использовании таких транзисторов запоминающие элементы состоят из двух последовательно включенных транзисторов: ключевого МОП-транзистора обычного типа для выборки адресованного элемента и ЛИЗМОП-транзистора, состояние которого определяет хранимый бит. Стирание информации производится ультрафиолетовыми лучами.

Энергонезависимость всех ROM, сохраняющих информацию при отключении питания, открывает возможности экономии питания при их эксплуатации и, соответственно, улучшения их теплового режима, что повышает надежность схем. Питание можно подавать только на ИС, к которой в данный момент происходит обращение. Режим импульсного питания может многократно уменьшить потребляемую модулем мощность, но одновременно увеличивает время обращения к ЗУ при одиночных произвольных обращениях, так как после включения питания необходимо время для установления режима ИС.

Флэш-память (Flash-Memory) по типу запоминающих элементов и основным принципам работы подобна памяти типа EEPROM, однако ряд архитектурных и структурных особенностей позволяют выделить ее в отдельный класс. В схемах Флэш-памяти не предусмотрено стирание отдельных слов, стирание информации осуществляется либо для всей памяти одновременно, либо для достаточно больших блоков. Понятно, что это позволяет упростить схемы ЗУ, т. е. способствует достижению высокого уровня интеграции и быстродействия при снижении стоимости.

Одновременное стирание всей информации ЗУ реализуется наиболее просто, но имеет тот недостаток, что даже замена одного слова в ЗУ требует стирания и новой записи для всего ЗУ в целом. Для многих применений это неудобно. Поэтому наряду с одновременным стиранием всего содержимого имеются схемы с блочной структурой, в которых весь массив памяти делится на блоки, стираемые независимо друг от друга. Объем таких блоков сильно разнится: от 256 байт до 128 Кбайт и более.

Число циклов репрограммирования для Флэш-памяти хотя и велико, но ограничено, т. е. ячейки при перезаписывании «изнашиваются». Чтобы увеличить долговечность памяти, в ее работе используются специальные алгоритмы, способствующие «разравниванию» числа перезаписей по всем блокам микросхемы. Соответственно областям применения Флэш-память имеет архитектурные и схемотехнические разновидности. Двумя основными направлениями эф-

фективного использования Флэш-памяти являются хранение не очень часто изменяемых данных (обновляемых программ, в частности) и замена памяти на магнитных дисках.

305

Для первого направления в связи с редким обновлением содержимого параметры циклов стирания и записи не столь существенны, как информационная емкость и скорость считывания информации. Стирание в этих схемах может быть как одновременным для всей памяти, так и блочным. Среди устройств с блочным стиранием выделяют схемы со специализированными блоками (несимметричные блочные структуры). По имени Boot-блоков, в которых информация надежно защищена аппаратными средствами от случайного стирания, эти ЗУ называют Boot Block Flash Memory. Boot-блоки хранят программы инициализации системы, позволяющие ввести ее в рабочее состояние после включения питания.

Микросхемы для замены жестких магнитных дисков (Flash-File Memory) содержат более развитые средства перезаписи информации.

Одним из элементов структуры Флэш-памяти является накопитель (матрица запоминающих элементов). В схемотехнике накопителей развиваются два направления: на основе ячеек типа ИЛИ-НЕ (NOR) и на основе ячеек типа И-

НЕ (NAND).

Накопители на основе ячеек ИЛИ-НЕ (с параллельным включением ЛИЗ- МОП-транзисторов с двойным затвором) обеспечивают быстрый доступ к словам при произвольной выборке. Они приемлемы для разных применений, но наиболее бесспорным считается их применение в памяти для хранения редко обновляемых данных. При этом возникает полезная преемственность с применявшимися ранее ROM и EPROM, сохраняются типичные сигналы управления, обеспечивающие чтение с произвольной выборкой. Структура матрицы накопителя показана на рисунке 3.47.

Каждый столбец представляет собою совокупность параллельно соединенных транзисторов. Разрядные линии выборки находятся под высоким потенциалом. Все транзисторы невыбранных строк заперты. В выбранной строке открываются и передают высокий уровень напряжения на разрядные линии считывания те транзисторы, в плавающих затворах которых отсутствует заряд электронов, и, следовательно, пороговое напряжение транзистора имеет нормальное (неповышенное) значение.

Структуры с ячейками И-НЕ более компактны, но не обеспечивают режима произвольного доступа и практически используются только в схемах замены магнитных дисков. В схемах на этих ячейках сам накопитель компактнее, но увеличивается количество логических элементов обрамления накопителя.

Для улучшения технико-экономических характеристик в схемах Флэшпамяти применяются различные средства и приемы.

306

Разрядные линии выборки

Словарные линии выборки

...

 

 

...

 

... ...

... ...

...

... ...

 

 

 

...

 

 

 

 

...

 

 

 

 

...

 

 

 

 

...

 

Разрядныелинии считывания

Рисунок 3.47 – Структура матрицы накопителя Флэш-памяти на основе ячеек ИЛИ-НЕ

Контрольные вопросы к теме 3.6

1Какие уровни можно выделить в иерархии памяти ЭВМ?

2Назовите основные параметры ЗУ и поясните их сущность.

3В какой последовательности подаются на ЗУ управляющие и информационные сигна-

лы?

4Как делятся ЗУ в зависимости от способа доступа к данным?

5На какие типы делятся адресные ЗУ?

6В чем отличие статистических и динамических RAM?

7Поясните особенности асинхронных, тактируемых и синхронных статических RAM.

8На какие типы делятся RОM и в чем их особенности?

9Поясните принцип построения и работы ЗУ с последовательным доступам.

10Поясните принцип работы видеопамяти.

11Поясните принцип работы и область применения ЗУ с ассоциативным доступом.

307

Тема 3.7 Интерфейсные БИС/СБИС

3.7.1 Общие сведения об интерфейсных схемах

Схемы интерфейса обеспечивают функциональную и электрическую совместимость при обмене информацией между микропроцессором (МП) и устройствами, участвующими в передаче или приеме информации. К ним относятся: шинные формирователи (ШФ), буферные регистры (БР), параллельные и последовательные адаптеры (интерфейсные блоки ввода-вывода) и др.

Как отмечалось выше, выходы простого восьмиразрядного МП имеют низ-

кую нагрузочную способность (

I0 вых

1,6

мА

,

I1 вых

0,1мА

), поэтому к выхо-

дам МП может быть подключено не более одного входа микросхемы ТТЛШ. Так как токи, потребляемые нагрузкой МП, обычно превышают указанные выше допустимые значения, в шины адреса и данных включаются буферы. Для построения таких буферов предусмотрены ШФ.

Для обмена информацией между модулями МПС используются параллельные и последовательные порты, хранящие информацию до тех пор, пока она не будет востребована МП или ВУ. Они могут быть реализованы с помощью параллельных или последовательных адаптеров либо представлять собою более простые схемы. Например, в простейшем случае в качестве параллельного порта можно использовать БР, который может выполнять роль буфера и хранить передаваемую информацию. Параллельные и последовательные адаптеры берут на себя управляющие функции при вводе-выводе информации, освобождая МП от этой процедуры.

3.7.2 Шинные формирователи

ШФ, называемые также приемопередатчиками и шинными драйверами BD (от англ. Bus Driver), включаются между источником информации (МП) и системной шиной. Они усиливают сигналы по мощности при работе на шину, отключают МП от шины, когда он не участвует в обмене. Двунаправленные ШФ в зависимости от сигнала управления позволяют передавать сигналы в шину от МП или, наоборот, принимать их с шины и передавать МП.

Различные ШФ отличаются разрядностью, электрическими параметрами и возможностью передачи сигналов в прямом или инвертированном виде (ШФИ). В МПК серии КР580 имеются ШФ КР580ВА86 и ШФИ КР580ВА87 (аналоги зарубежных микросхем Intel 8286 и 8287 соответственно). Рассмотрим ШФ КР580ВА86 (рисунок 3.48).

308

ШФ КР580ВА86 (схемотехника ТТЛШ) предназначен для двунаправленной управляемой передачи восьмиразрядных данных. Шина A (линии А7…0) принимает данные от МП или передает их ему (рисунок 3.48, а), шина B (линии B7…0) связана с системной шиной, на которую ШФ передает информацию или с которой снимает ее. В каждом разряде ШФ включены два повторителя с

Z-состоянием на выходах. Сигнал OE (от англ. Output Enable) высоким уровнем переводит выходы повторителей (усилителей) в Z-состояние либо разрешает передачу данных при низком уровне. При разрешении работы (OE 0 ) направление передачи зависит от уровня сигнала T (от англ.Transmit). Если T = 1, то передача от шины A к шине B, а если T = 0, то передача в обратном направлении.

Выходы ШФ имеют разную нагрузочную способность. Выходы B обеспечи-

вают токи:

0

1

0

1

Iвых 32 мА ,

Iвых 5 мА , выходы A:

Iвых 16 мА ,

Iвых 1мА .

Поэтому шина A подключается к МП, а шина B – к системной шине.

Задержка распространения сигнала через открытые ШФ составляет 20 нс (интервал t1 на рисунке 3.48, б).

А0

1

 

 

B0

 

1

 

1

 

 

 

 

2

. . .

. . .

А7

OE

T

1

B7

1

1

1

а)

Рисунок 3.48 – Шинный формирователь КР580ВА86. Схема логическая (а) и временные диаграммы работы (б)

309

Входы

t

3

 

OE

 

t

2

t

 

1

 

 

 

Выходы

t

4

t

5

 

 

T

t1 – задержка распространения сигналов от входов к выходам; t2 – задержка перехода выходов в Z-состояние;

t3 – задержка перехода выходов в активное состояние;

t4 и t5 – время выдержки и предустановки сигнала T относительно сигнала

б)

Окончание рисунка 3.48

OE

.

ШФ широко представлены в различных сериях цифровых элементов. Например, микросхема ЭКР1554АП26 (схемотехника КМОП) представляет собой восьмиканальный двунаправленный приемопередатчик с раздельным

управлением с Z-состоянием на выходах. Выходные токи

I0 вых

24

мА

,

I1вых 24 мА . Задержка распространения сигнала не более 6 нс при напряжении питания 4,5 В.

3.7.3 Буферные регистры

Буферные регистры (БР) также работают на шину, но, в отличие от ШФ, способны хранить данные. Благодаря этому они могут выполнять временную буферизацию данных, что составляет важнейшую функцию портов. Буферные элементы с Z-состоянием на выходах обеспечивают портам возможность отключения от шины под действием управляющих сигналов, а также необходимую нагрузочную способность. Через порты ввода данные от ВУ поступают в системную шину, а через порты вывода данные с системной шины передаются

310