- •1. Однокристальные микро эвм (омэвм)
- •1.1. Общие особенности управляющих микроконтроллеров.
- •1.2 Структура мк-системы управления
- •1.3. Четырехразрядные микроконтроллеры.
- •2. Микроконтроллеры семейства mcs48
- •2.1. Состав семейства mcs-48
- •2.3. Формат слова состояния
- •2.4. Условия логических переходов
- •2.5. Память программ (пп)
- •2.6. Память данных (пд)
- •2.7. Организация ввода/вывода омэвм
- •2.9. Схема синхронизации и управления мк
- •2.10 Основные отладочные режимы работы
- •2.12. Система команд
- •2.12.1 Команды пересылок
- •2.12.4. Расширение адресного пространства ву
- •2.12.5. Команды передачи управления.
- •1. Коды условных переходов
- •2. Команды безусловного перехода
- •2.12.6. Команды управления режимом работы мк
- •3. Методы расширения адресного пространства.
- •Схемная реализация метода базовых регистров.
- •4. Семейство омэвм к1816ве31/51 (iMcs-51)
- •4.1. Назначение выводов
- •4.2. Структурная схема i8051
- •4.3.Арифметико-логическое устройство
- •4.4. Организация памяти
- •4.4.1. Память программ (пзу).
- •4.4.2. Память данных (озу).
- •4.5. Область регистров специального назначения (рсн).
- •4.6. Синхронизация омэвм
- •4.7. Порты ввода-вывода.
- •Устройство портов.
- •Особенности электрических характеристик портов.
- •4.8. Таймер-счетчики
- •Режимы работы т/с.
- •4.9. Система прерываний
- •Выполнение подпрограммы прерывания. Система прерываний формирует аппаратный вызов (lcall) соответствующей подпрограммы обслуживания, если она не заблокирована одним из следующих условий:
- •4.10. Последовательный канал.
- •Скорость приема-передачи.
- •4.11.Работа с внешней памятью микроконтроллера 8051.
- •4.12. Режимы микроконтроллера 8051 с пониженным энергопотреблением.
- •4.13. Система команд кр1816ве51
- •4.13.1. Общая характеристика.
- •4.13.2. Типы команд
- •4.13.3. Способы адресации
- •5 Старших разрядов адреса рсн
- •4.13.4. Команды логического процессора
- •4.13.5. Команды пересылок
- •4.13.6. Команды логической обработки
- •4.13.7. Команды арифметической обработки
- •4.13.8. Команда передачи управления
- •5. Расширения микропроцессоров семейства mcs-51/52.
- •5.5. Маркировка микроконтроллеров фирмы Intel.
- •5.6. Pca микроконтроллера 8051.
- •Регистр режимов pca таймера-счетчика cmod.
- •Регистр управления рса таймером-счетчиком ccon.
- •5.8. Модули сравнения-захвата pca микроконтроллеров mcs-51.
- •Регистр режимов модуля сравнения захвата ссарМn.
- •Режимы работы рса.
- •5.9. Режимы работы pca микроконтроллеров семейства mcs-51. Режим захвата.
- •Режим 16-разрядного программируемого таймера.
- •Режим скоростного вывода.
- •Режим сторожевого таймера (watchdog timer).
- •Режим генерации импульсов заданной скважности.
- •5.10 Аналого-цифровой преобразователь микроконтроллеров семейства mcs-51.
- •Adcon - Регистр управления преобразователем.
- •Addat - регистр результатав преобразования.
- •Dapr - регистр программирования опорных напряжений ацп.
- •Синхронизация ацп и время преобразования.
- •5.11. Таймер счетчик т/с2 микроконтроллера 8052.
- •Регистр управление таймера/счетчика 2 t2com.
- •Режимы работы таймера/счетчика 2.
- •Регистр режима таймера/счетчика 2 т2моd.
- •Дополнительный регистр приоритетов прерываний iрн.
- •6. Семейство mcs-251
- •7. Однокристальные микроконтроллеры Intel mcs-96.
- •7.1 Общая характеристика.
- •7.2. Структура микроконтроллера.
- •7.3. Периферийные устройства. Устройства ввода и вывода данных.
- •Устройство ввода и вывода дискретных сигналов.
- •Устройства ввода и вывода аналоговых сигналов
- •Устройства обмена данными с другими микроконтроллерами и центральным процессором.
- •Устройства приема и обслуживания запросов прерывания.
- •Устройства контроля правильности функционирования микроконтроллера.
- •7.4. Характеристики микроконтроллеров подсемейств.
- •7.5. Почему 80c196 быстрее, чем 8051?
2.12.5. Команды передачи управления.
1. Коды условных переходов
Выполняют переходы в пределах текущей страницы в 256 адресов.
В командах USE следующие признаки:
1. Т0, Т1
2. F0, F1
3. TF
4. C, Z
I - сигнал по входу INT
Вв – по отдельным битам аккумулятора
а) переход по состоянию на входе Т0
JT0 a
a при Т0=1
(РС)+2 РС при Т0=0
JT0 a
JT1 a
JNT1 a
JC a
JNC a
JZ a
JNZ a
JF0 a
JF1 a
JTF a
JNI a
JВв а a , если Вв=1
(РС)+2 РС, если Вв=0
DJNZ Rr, a
(Rr)-1 Rr, a , если (Rr) 0
r= (PC)+2 PC, если (Rr)=0
организация циклов.
2. Команды безусловного перехода
1) косвенный переход в пределах текущей страницы памяти
Эта команда может использоваться, например, для передачи управления в зависимости от кода символа, вводимого с клавиатуры или в необслуживаемых СУ для ветвления вычислительного процесса в зависимости от результата.
2) команда безусловного перехода
JMP передает управление в пределах блока
JMP а [ ]
DBS - триггер выбора блока памяти команды SEL MB 0 (MB 1)
Команда имеет 8-мь модификаций:
JMP 0XX [04]
JMP 1XX [24]
JMP 7XX [Е4]
команды перехода на п/п
так же как команды безусловных переходов осуществляют переход в пределах выбранного блока. Номер страницы определяется одной из модификаций команды CALL. Переход за границы блока как и в JMP после выполнения команды SEL MB0; SEL MB1, которые влияют на состояние триггера выбора блока DBS.
Возврат из п/п также после команды SEL восстанавливающей номер блока
SEL и SEL
CALL RET
Формат команды:
CALL a
Команда имеет 8-мь модификаций:
CALL 0XX (раде 0)
CALL 1XX (раде 1)
JMP 7XX (раде 7)
команды возврата
RET – возврат без восстановления слова состояния PSW
(SP)-1 SP
((SP)) PC
используется при обработке запросов прерывания
2.12.6. Команды управления режимом работы мк
STRT T – запуск таймера
STRT CNT – запуск счетчика
STOP TCNT – останов Т/С
ENT0 CLK – разрешить выдачу импульс на вывод Т0
NOP (No operation)
Первые две команды не влияют непосредственно на состояние старшего разряда счетчика команды, но изменяют состояния старшего разряда при выполнении команды передачи управления.
.
Обращение к внешней памяти
Включает следующие действия:
1) содержимое выводится через порт 0, - младшие линии порта 2.
сигналом ALE по заднему фронту, адрес фиксируется во внешнем регистре.
формируется активный низкий сигнал расширения памяти программы, , который выбирает БИС ПЗУ.
BUS переключается в режим ввод и МК рассматривает байт данных из ПЗУ как байт (слово) команды.
Расширение памяти программ осуществляется:
в пределах блока 0 адресация обычная при переходе через границу в блок 1 при адресе большем 2047 должны выполняться команды SEL MB1+JMP(CALL).
Дальнейшие расширения памяти программ осуществляются за счет перемещения сегмента памяти в 4Кбайт (0000-37FF) в область старших адресов, где значения в отдельных старших разрядах устанавливаются по линиям портов 1 или 2 и нехват. разряда задается положительно (линии порта 1 или 2).
2) Расширение памяти данных
Память данных расширяется за пределы основных 64 байт на 256 байт.
Обращение к внешней памяти данных происходит с помощью команд:
MOVX A, @ Rr
MOVX Rr, A
используется Rr {R0,R1} текущего банка.
Цикл обращения к ВПД
Содержимое R0, R1 выводится через порт 0 на BUS.
Сигнал ALE идентифицирует адрес (за-ним фронтом фиксирует адрес в регистре).
Сигналы , определяют тип операции чтение / запись. Активный низкий уровень сигналов фиксирует данные по линии BUS.
Данные передаются через порт 0 по линии BUS.
Дальнейшее расширение начальных данных выполняется в принципе примерно точно также, как и памяти программ (за счет дополнительных линий портов 1, 2). Стандартная БИС подключается к линии BUS и располагается в том же адресном пространстве, что и данные обращенные к линии командами MOVX A, @ Rr.