- •1. Однокристальные микро эвм (омэвм)
- •1.1. Общие особенности управляющих микроконтроллеров.
- •1.2 Структура мк-системы управления
- •1.3. Четырехразрядные микроконтроллеры.
- •2. Микроконтроллеры семейства mcs48
- •2.1. Состав семейства mcs-48
- •2.3. Формат слова состояния
- •2.4. Условия логических переходов
- •2.5. Память программ (пп)
- •2.6. Память данных (пд)
- •2.7. Организация ввода/вывода омэвм
- •2.9. Схема синхронизации и управления мк
- •2.10 Основные отладочные режимы работы
- •2.12. Система команд
- •2.12.1 Команды пересылок
- •2.12.4. Расширение адресного пространства ву
- •2.12.5. Команды передачи управления.
- •1. Коды условных переходов
- •2. Команды безусловного перехода
- •2.12.6. Команды управления режимом работы мк
- •3. Методы расширения адресного пространства.
- •Схемная реализация метода базовых регистров.
- •4. Семейство омэвм к1816ве31/51 (iMcs-51)
- •4.1. Назначение выводов
- •4.2. Структурная схема i8051
- •4.3.Арифметико-логическое устройство
- •4.4. Организация памяти
- •4.4.1. Память программ (пзу).
- •4.4.2. Память данных (озу).
- •4.5. Область регистров специального назначения (рсн).
- •4.6. Синхронизация омэвм
- •4.7. Порты ввода-вывода.
- •Устройство портов.
- •Особенности электрических характеристик портов.
- •4.8. Таймер-счетчики
- •Режимы работы т/с.
- •4.9. Система прерываний
- •Выполнение подпрограммы прерывания. Система прерываний формирует аппаратный вызов (lcall) соответствующей подпрограммы обслуживания, если она не заблокирована одним из следующих условий:
- •4.10. Последовательный канал.
- •Скорость приема-передачи.
- •4.11.Работа с внешней памятью микроконтроллера 8051.
- •4.12. Режимы микроконтроллера 8051 с пониженным энергопотреблением.
- •4.13. Система команд кр1816ве51
- •4.13.1. Общая характеристика.
- •4.13.2. Типы команд
- •4.13.3. Способы адресации
- •5 Старших разрядов адреса рсн
- •4.13.4. Команды логического процессора
- •4.13.5. Команды пересылок
- •4.13.6. Команды логической обработки
- •4.13.7. Команды арифметической обработки
- •4.13.8. Команда передачи управления
- •5. Расширения микропроцессоров семейства mcs-51/52.
- •5.5. Маркировка микроконтроллеров фирмы Intel.
- •5.6. Pca микроконтроллера 8051.
- •Регистр режимов pca таймера-счетчика cmod.
- •Регистр управления рса таймером-счетчиком ccon.
- •5.8. Модули сравнения-захвата pca микроконтроллеров mcs-51.
- •Регистр режимов модуля сравнения захвата ссарМn.
- •Режимы работы рса.
- •5.9. Режимы работы pca микроконтроллеров семейства mcs-51. Режим захвата.
- •Режим 16-разрядного программируемого таймера.
- •Режим скоростного вывода.
- •Режим сторожевого таймера (watchdog timer).
- •Режим генерации импульсов заданной скважности.
- •5.10 Аналого-цифровой преобразователь микроконтроллеров семейства mcs-51.
- •Adcon - Регистр управления преобразователем.
- •Addat - регистр результатав преобразования.
- •Dapr - регистр программирования опорных напряжений ацп.
- •Синхронизация ацп и время преобразования.
- •5.11. Таймер счетчик т/с2 микроконтроллера 8052.
- •Регистр управление таймера/счетчика 2 t2com.
- •Режимы работы таймера/счетчика 2.
- •Регистр режима таймера/счетчика 2 т2моd.
- •Дополнительный регистр приоритетов прерываний iрн.
- •6. Семейство mcs-251
- •7. Однокристальные микроконтроллеры Intel mcs-96.
- •7.1 Общая характеристика.
- •7.2. Структура микроконтроллера.
- •7.3. Периферийные устройства. Устройства ввода и вывода данных.
- •Устройство ввода и вывода дискретных сигналов.
- •Устройства ввода и вывода аналоговых сигналов
- •Устройства обмена данными с другими микроконтроллерами и центральным процессором.
- •Устройства приема и обслуживания запросов прерывания.
- •Устройства контроля правильности функционирования микроконтроллера.
- •7.4. Характеристики микроконтроллеров подсемейств.
- •7.5. Почему 80c196 быстрее, чем 8051?
2.3. Формат слова состояния
2.4. Условия логических переходов
С – перенос;
АСС – дополнительный перенос;
BIT TEST – проверка наличия «1» в заданном разряде аккумулятора JB0 JB7;
T0,T1 – признаки наличия сигналов на входах T0,T1;
INT – сигнал на входе запроса прерывания даже если прерывания запрещены, можно выполнить условный переход;
F0,F1 – признаки , назначение которых функционально не определено, но программно это значение может быть установлено командами.
CLR F0 – сбросить F0;
CPL F0 – инвертировать F0; (аналогично для F1)
TF – признак переполнения таймер счетчика;
2.5. Память программ (пп)
ПП и ПД в МК 48 физически и логически разделены ПП реализована в резидентном ПЗУ емкость 1 Кбайт. Максимальное адресное пространство, отводимое для программ, составляет 4Кбайта. Счетчик команд (СК) содержит 12 бит, но инкрементируется в процессе счета только младшие 11 бит. Поэтому из состояния 7FFh перейдет в состояние 000h. Состояние старшего бита СК может быть изменено специальными командами (SEL MB0, SEL MB1). Подобный режим работы СК позволяет создать 2 банка памяти емкость по 2 Кбайта каждый.
Карта ПП
В резидентной ПП имеются три специализированных адреса:
- адрес 000h – ему передается управление после окончания сигнала RST;
- адрес 0003h – расположен вектор прерывания от внешнего источника;
- адрес 0007h – вектор обработки прерывания от таймера;
ПП разделена не только на банки емкостью 2Кбайта, но и на страницы по 256 байт. В командах условного перехода задается 8-битный адрес передачи управления в пределах текущей страницы. Команда вызова п/п (подпрограммы) модифицирует 11 бит СК, обеспечивая тем самым межстраничный переход в пределах выбранного банка ПП.
В МК – системе, работающей с внешней ПП возникает проблема размещения п/п в двух банках памяти. Проблема эта связана с тем, что МК не имеет средств считывания и анализа флага MB, равного содержимому старшего бита СК11. Поэтому в каждый текущий момент исполнения программы, состоящей из потоков вызовов п/п, нет возможности определения номера банка памяти, из которой осуществляется выборка. Переходы выполняются только по командам SEL MB, необходимо следить за тем, чтобы п/п, взаимно вызывающие друг друга располагались в пределах одного банка памяти. В противном случае возникает необходимость модификации признака MB в вызываемой п/п и восстанавливает его при возврате в вызываемую п/п. Но если вызов носит условный характер, то проблема восстановления может оказаться неразрешимой.
При обработке запросов прерывания в МК 48 старший бит СКn принудительно устанавливается в 0. Это приводит к необходимости п/п обслуживания прерывания и все п/п, вызываемые ею, размещать в пределах банка памяти 0.
Старший байт хранится в ячейке с меньшим адресом.
2.6. Память данных (пд)
РПД емкостью 64 байта имеет в своем составе 2 банка регистров 0 – 7 и 24 – 31 по 8 регистров в каждом. Выбор банка осуществляется командами SEL RB0 и SEL RB1. Допускается прямая, регистровая и косвенно-регистровая адресация.
В первом случае 3х битовый адрес определяет один из регистров текущего банка (0 и 1). При косвенно регистровой в качестве указателей адреса используется
R0 или R1 банка 0
или
R0* или R1* банка 1,
адрес занимает разряды 6 0.
Переключение банков используется при переходах на п/п для сохранения содержимого регистров (сохранения контекста задачи) или для увеличения общего пространства ОЗУ.
Помимо внутренней памяти данных ОЗУ расширяется за счет внешней памяти на 256 байт.
Область стека
Ячейки РПД с адресами 8-23 адресуются указателем стека из ССП и могут быть использоваться в качестве 8-уровневого стека.
В стек заносятся при переходах на п/п содержимое СК (адрес возврата) и часть слова состояния.
В случае, если уровень вложенности п/п меньше восьми, незадействованные в стеке ячейки могут использоваться как ячейки РПД. При переполнении стека регистр – указанного стека, построенный на основе 3-битного счетчика, переходит из состояния 7 в состояние 0. МК 48 не имеет команд загрузки байт в стек или его извлечения из стека (типа PUSH или POP), и в нем фиксируются только содержимое СК и старшая тетрада ССП (флаги).
В ВПД слова хранятся: старший байт в ячейке с большим адресом.
В МК – системах, использующих внешнее ОЗУ, через регистры косвенного адреса R0 и R1 возможен доступ к ВПД емкостью 256 байт.