Разрядная функциональная группа

Рис. 5.1. Структурная схема адресного ОЗУ

КОП задает соответствующий режим функ­ционирования, в котором БМУ управляющими сигналами (УС) обеспе­чивает выполнение микроопераций:

- прием кода адреса ячейки накопителя в РгА;

- прием кода данных в РгД;

- запись данных в накопитель (по входу DI).

При выполнении операции "Считывание" БМУ обеспечивает режим чтения данных. Выполняются микрооперации:

- прием кода адреса ячейки накопителя РгА, к которой проис­ходит обращение;

- прием кода данных (выход DO), считанного из накопителя в РгД, и выдача в процессор.

Выработка управляющих сигналов, необходимых для синхрониза­ции работы всех элементов ОЗУ, может осуществляться схемами, размещаемыми в микросхемах памяти (распределенное управление), или внешними схемами (централизованное управление). Так высокий уровень интеграции микросхем памяти (МОП-типа) позволяет на од­ном кристалле вместе с накопителем емкостью 1Мбит разместить РгА, ДшА, УС, РгД и схему управления.

В настоящее время ОЗУ преимущественно строятся на биполяр­ных и МОП интегральных микросхемах памяти. ОЗУ на основе биполярных микросхем обладают высоким быстродействием. ОЗУ на осно­ве МОП схем уступают им по быстродействию, но превосходят по емкости.

Полупроводниковые ОЗУ в зависимости от способа организации накопителя (количества адресных и разрядных линий, соединенных с элементом памяти) разделяются на три основных типа: 2D,3D,2,5D.

Озу типа 2d

Организация ОЗУ типа 2D обеспечивает двухкоординатную выборку каждого запоминающего элемента (3Э) ячейки памяти. Ос­нову ОЗУ составляет плоская матрица из ЗЭ, сгруппированных в ячейки памяти (рис.5.2), Матрица содержит адресные и разрядные линии (шины). Адресные линии используются для обращения к ячей­ке памяти, которая хранит информационное слово. Разрядные линии записи и считывания позволяют выделить ЗЭ, хранящий бит инфор­мации.

Структурная схема ОЗУ типа 2D представлена на рис. 5.3. Она включает адресную часть (РгА, ДшА, ФтА), разрядную часть (РгД, ФтР, УС), накопитель и БМУ. Адресная часть служит для при­ема, хранения и дешифрации кода адреса ячейки памяти, к которой производится обращение, а также для формирования адресных им­пульсов тока. Разрядная часть предназначена для приема, записи, считывания и выдачи из ОЗУ хранимых информационных слов. БМУ осуществляет синхронизацию работы узлов ОЗУ в режимах записи и чтения.

Рис. 5.2. Структура матрицы ОЗУ типа 2D для К слов разрядностью n

Рис. 5.3. Структурная схема ОЗУ типа 2D

Алгоритм функционирования озу типа 2d Выполнение операции "Запись";

1. От процессора по шинам управления на БМУ поступают сиг­налы СО и КОП, которыми инициируется работа ОЗУ и задается режим записи информации в накопитель. В БМУ запускается схема синхро­низации, генерирующая управляющие сигналы (Y1,Y2,Y3,Y6) для режима записи. По шинам адреса (ША) и данных (ЩД) поступают коды адреса и информационного слова (данных).

2. Вырабатываемым управляющим сигналом Y1 в первом такте разрешается прием адреса с ША в РгА. Код адреса записывается в РгА и подвергается расшифровке в ДшА. На одном из выходов ДшА появляется управляющий сигнал УС, указывающий адрес ячейки,к которой происходит обращение .

3. Сгенерированный во втором такте сигнал YЗ разрешает запуск ФтА. Сигналом Y3 запускается ФтА для записи. Он формирует на соот­ветствующей адресной линии импульс заданной амплитуды и длитель­ности, открывая тем самым информационное направление для данных, передаваемым по разрядным шинам записи в ЗЭ. Таким образом осуществляется выбор ячейки памяти.

4. В третьем такте сигнал Y2 открывает информационные входы РгД. Код слова с ШД записывается в РгД.

5. В следующем такте сигнал Y6 разрешает запуск ФтР. Единичными разрядами кода данных (слова), поступающего из РгД, осуществля­ется запуск разрядных формирователей тока записи. Сформирован­ными импульсами заданной длительности и амплитуды осуществляет­ся запись информационного слова в ячейку памяти. Режим записи завершается установкой схем БМУ в исходное по сигналу Y0.

Временная диаграмма работы ОЗУ приведена на рис. 5.4.