6.3. Мультиплексоры и демультиплексоры

Мультиплексоры (англ. Multiplexer) предназначены для поочередной передачи на один выход одного из нескольких входных сигналов, т. е. для поочередного подключения источников информации к каналам связи — их мультиплексирования. Количество мультиплексируемых входов называют количеством каналов мультиплексора, а количество выходов называют числом разрядов мультиплексора. Например, 2-канальный 4-разрядный мультиплексор имеет 4 выхода, на каждый из которых может передаваться один из двух входных сигналов. А 4-канальный 2-разрядный мультиплексор имеет 2 выхода, на каждый из которых может передаваться один из четырех входных сигналов. Число каналов мультиплексоров, входящих в стандартные серии, составляет от 2 до 16, а число разрядов — от 1 до 4, причем, чем больше каналов имеет мультиплексор, тем меньше у него разрядов.

а) б)

Рис. 6.15. Схема коммутации (а) и простейший логический вариант (б) мультиплексора

Управление работой мультиплексора (выбор номера канала) осуществляется с помощью входного кода адреса. Например, для 4-канального мультиплексора необходим 2-разрядный управляющий (адресный) код, а для 16-канального — 4-разрядный код. Разряды кода обозначаются 1, 2, 4, 8 или А0, А1, А2, А3. Мультиплексоры бывают с выходом 2С и с выходом 3С. Выходы мультиплексоров бывают прямыми и инверсными. Выход 3С позволяет объединять выходы мультиплексоров с выходами других микросхем, а также получать двунаправленные и мультиплексированные линии. Некоторые микросхемы мультиплексоров имеют вход разрешения/запрета С (другое обозначение — S), который при запрете устанавливает прямой выход в нулевой уровень.

Мультиплексор может быть представлен элементарной схемой коммутации (рис. 6.15, а). Простейшим вариантом двухканального мультиплексора (рис. 6.15, б) является логический элемент 2И-ИЛИ, где D₀ и D₁ — информационные входы; А — адресный вход, определяющий номер входного канала; Q — выход мультиплексора. Булева функция запишется следующим образом:

Рис. 6.16. Примеры микросхем мультиплексоров

На рис. 6.16 показаны несколько микросхем мультиплексоров из состава стандартных серий. В отечественных сериях мультиплексоры имеют код типа микросхемы КП. На схемах микросхемы мультиплексоров обозначают буквами MS или MUX.

Таблица 6.7

Таблица истинности 8-ка­нального мультиплексора

Входы				Выходы
4	2	1		Q
×	×	×	1	Z	Z
0	0	0	0	D0
0	0	1	0	D1
0	1	0	0	D2
0	1	1	0	D3
1	0	0	0	D4
1	0	1	0	D5
1	1	0	0	D6
1	1	1	0	D7

В табл. 6.7 в качестве примера приведена таблица истинности одноразрядного 8-канального мультиплексора с выходами 3С (КП15). В таблице сигналы на входах 0—7 обозначены D0—D7, прямой выход — Q, инверсный выход — , Z — третье состояние выхода. При единице на входе оба выхода находятся в третьем состоянии. При нуле на входе выходной сигнал на прямом выходе повторяет состояние входного сигнала, номер которого задается входным кодом на входах 1, 2, 4. Сигнал на инверсном выходе противоположен по полярности сигналу на прямом выходе.

Логическая функция мультиплексора имеет следующий вид:

Рис. 6.17. Структура мультиплексора

Структурно (рис. 6.17) мультиплексор представляет собой набор логических элементов И, ИЛИ, НЕ и адресное устройство. Адресное устройство представляет собой полный дешифратор.

Рис. 6.18. Временная диаграмма работы 4-канального мультиплексора с разрешением

На логические элементы И подаются информационные сигналы и стробирующий импульс . Полный дешифратор, формируя унитарный код, активирует (открывает) один из восьми логических элементов в соответствии с кодом на адресных входах. Кодовой комбинации 000 на адресных входах соответствует 1 на выходе y₀ дешифратора, которая открывает верхний логический элемент И по стробу, пропуская на выход информацию с входа D₀. Следующая кодовая комбинация пропускает на выход информацию с входа D₁ и т. д. Иными словами адрес i-ro канала всегда равен i, т. е. A(D_i)=i.

На рис. 6.18 приведена временная диаграмма работы 4-канального мультиплексора. В зависимости от входного кода на выход передается один из четырех входных сигналов. При запрещении работы на выходе устанавливается нулевой сигнал вне зависимости от входных сигналов.

Рис. 6.19. Объединение мультиплексоров для увеличения количества каналов

Микросхемы мультиплексоров можно объединять для увеличения количества каналов. Например, два 8-канальных мультиплексора легко объединяются в 16-канальный с помощью инвертора на входах разрешения и элемента 2И–НЕ для смешивания выходных сигналов (рис. 6.19). Старший разряд кода будет при этом выбирать один из двух мультиплексоров. Точно так же из двух 16-канальных мультиплексоров можно сделать 32-канальный. Если нужно большее число каналов, то необходимо вместо инвертора включать дешифратор, на который подаются старшие разряды кода. Выходные сигналы дешифратора будут выбирать один из мультиплексоров.

Рис. 6.20. Структура демультиплексора/дешифратора (а), условно-графи­ческое обозначение (б)

Демультиплексор выполняет операцию, обратную мультиплексору, т. е. распределяет информацию из одного канала в 2ⁿ каналов, где n — число разрядов адреса. Демультиплексор является разновидностью дешифраторов.

Упрощенная логическая схема демультиплексора КР1533ИД7 на 8 каналов показана на рис. 6.20. Демультиплексор имеет один прямой (C1) и два инверсных ( , ) входа данных. Если один из этих входов используется как информационный, то два остальных могут использоваться как входы разрешения. Это позволяет управлять демультиплексором (стробировать) и на выходе получать передаваемую информацию как в прямом, так и в инверсном коде. Информация с входа С подается на все выходные логические элементы И–НЕ, которые активируются унитарным кодом с дешифратора адреса. Таким образом, на соответствующем выходе демультиплексора, заданном кодом адреса, формируется информация в прямом или инверсном коде. Принцип адресации остается единым: A(Q_i)=i.

Рис. 6.21. Схема включения демультиплексоров/дешифраторов при наращивании числа каналов

Если на вход C1 подать константу 1, а адресный вход использовать как вход данных, то на выходе демультиплексора появится унитарный код. В этом случае демультиплексор будет работать в режиме дешифратора нулей. Переход от дешифратора единиц к дешифратору нулей, в обычном понимании, означает замену в системе булевых функций полного дешифратора логической функции И на ИЛИ. Преобразовать дешифратор нулей в дешифратор единиц можно простым инвертированием выходных данных.

Наличие прямого и инверсных входов разрешения позволяет наращивать число каналов демультиплексирования без использования дополнительных логических элементов. Одноступенчатая схема включения демультиплексоров для увеличения числа каналов вдвое приведена на рис. 6.21.