- •302030, Г. Орел, ул. Московская, 65
- •Содержание Введение
- •Модуль 1. Вычислительные машины Лекция 1. Основные понятия вычислительной техники и принципы организации вычислительных машин и систем
- •1.1 Основные понятия и определения
- •1.2 Принципы организации вычислительных машин и систем
- •1.3 Основные характеристики вычислительных машин и систем
- •1.4 Многоуровневая организация вычислительных процессов
- •Вопросы для самопроверки
- •Лекция 2. Простейшие типовые элементы вычислительных машин
- •2.1 Комбинационные схемы
- •1) Конъюнкция (логическое умножение) .
- •2) Дизъюнкция (логическое сложение) .
- •3) Отрицание (инверсия) .
- •4) Конъюнкция и инверсия (Штрих Шеффера) .
- •5) Дизъюнкция и инверсия (Стрелка Пирса) .
- •6) Эквивалентность .
- •7) Отрицание эквивалентности .
- •2.2 Автоматы с памятью
- •2.3 Триггеры
- •2.4 Проблемы и перспективы развития элементной базы вычислительных машин
- •Вопросы для самопроверки
- •Лекция 3. Функциональные узлы комбинационного и последовательного типов
- •3.1 Функциональные узлы последовательного типа
- •3.1.1 Регистры
- •3.1.2 Счётчики
- •3.1 Функциональные узлы комбинационного типа
- •3.2.1 Шифраторы и дешифраторы
- •3.2.2 Компараторы
- •3.2.3 Сумматоры
- •Вопросы для самопроверки
- •Лекция 4. Функциональная организация процессора
- •4.1 Основные характеристики и классификация процессоров
- •4.2 Физическая и функциональная структура процессора
- •4.2.1 Операционное устройство процессора
- •4.2.2 Шинный интерфейс процессора
- •4.3 Архитектурные принципы организации risc-процессоров
- •4.4 Производительность процессоров и архитектурные способы её повышения
- •Вопросы для самопроверки
- •Лекция 5. Организация работы процессора
- •5.1 Классификация и структура команд процессора
- •5.2 Способы адресации данных и команд
- •5.2.1 Способы адресации данных
- •5.2.2 Способы адресации команд
- •5.3 Поток управления и механизм прерываний
- •Вопросы для самопроверки
- •Лекция 6. Современное состояние и тенденции развития процессоров
- •6.1 Архитектурные особенности процессоров Pentium
- •6.2 Программная модель процессоров Pentium
- •6.2.1 Прикладная программная модель процессоров Pentium
- •6.2.2 Системная программная модель процессоров Pentium
- •6.2.3 Система команд и режимы адресации процессоров Pentium
- •6.3 Аппаратная организация защиты в процессорах Pentium
- •6.4 Аппаратные средства поддержки многозадачности
- •6.5 Перспективы развития процессоров
- •Вопросы для самопроверки
- •Лекция 7. Память. Организация памяти.
- •7.1 Иерархическая организация памяти
- •7.2 Классификация запоминающих устройств
- •7.3 Структура основной памяти
- •7.4 Память с последовательным доступом
- •7.5 Ассоциативная память
- •7.6 Организация флэш-памяти
- •7.7 Архитектурные способы повышения скорости обмена между процессором и памятью
- •Вопросы для самопроверки
- •Лекция 8. Управление памятью. Виртуальная память
- •8.1 Динамическое распределение памяти
- •8.2 Сегментная организация памяти
- •Лекция 9. Организация ввода-вывода информации. Системная шина
- •9.1 Организация шин. Системная шина
- •9.1.1 Структура системной шины
- •9.1.2 Протокол шины
- •9.1.3 Иерархия шин
- •9.2 Организация взаимодействия между периферийными устройствами и процессором и памятью вычислительных машин
- •9.3 Внешние интерфейсы вычислительных машин
- •9.3.1 Параллельный порт lpt и интерфейс Centronics
- •9.3.1 Последовательный порт com и интерфейс rs-232c
- •9.3.3 Универсальная последовательная шина usb
- •9.3.4 Беспроводные интерфейсы
- •Вопросы для самопроверки
- •Модуль 2. Вычислительные системы Лекция 10. Вычислительные системы параллельной обработки. Многопроцессорные и многоядерные системы.
- •10.1 Параллельная обработка информации
- •10.2 Классификация систем параллельной обработки данных
- •10.2.1 Классификация Флинна
- •10.2.2 Классификация Головкина
- •10.2.3 Классификация многопроцессорных систем по способу организации памяти
- •10.3 Вычислительные системы на кристалле. Многоядерные системы
- •10.4 Тенденции развития вычислительных систем
- •Вопросы для самопроверки
- •Лекция 11. Организация микроконтроллеров и микроконтроллерных систем
- •11.1 Общие сведения о системах управления
- •11.2 Организация микроконтроллеров и микроконтроллерных систем
- •11.3 Области применения и тенденции развития мк
- •Вопросы для самопроверки
- •Модуль 3. Телекоммуникационные сети Лекция 12. Организация компьютерных сетей
- •12.1 Обобщённая структура компьютерных сетей
- •12.2 Классификация компьютерных сетей
- •Лекция 13. Стандартизация компьютерных сетей. Эталонная модель взаимодействия открытых систем
- •13.1 Понятие «открытой системы». Взаимодействие открытых систем
- •13.2 Эталонная модель взаимодействия открытых систем
- •13.3 Структура блоков информации
- •7 Прикладной 6 Представительный 5 Сеансовый 4 Транспортный 3 Сетевой 2 Канальный 1 Физический
- •Вопросы для самопроверки
- •Лекция 19. Безопасность информации в сети
- •19.2 Стеганография
- •19.2.1 Общие сведения о стеганографических системах
- •19.2.2 Методы стеганографии
- •Вопросы для самопроверки
- •Литература
3.1.2 Счётчики
Счётчик – это автомат, который под действием входных импульсов переходит из одного состояния в другое, фиксируя тем самым число поступивших на его вход импульсов.
Максимальное количество импульсов, которое может зарегистрировать счётчик, называется ёмкостью счётчика. После поступления на счётчик максимального числа входных сигналов, начинается новый цикл, повторяющий предыдущий, т.е., счётчик перезапускается. Счётчики, как правило, строятся на основе каскадного включения триггеров, каждый из которых выполняет операцию деления на 2. Ёмкость счётчика, состоящего из m триггеров, будет равна 2m, поскольку возможно 2m различных дискретных состояний.
Специфической для счётчиков операцией является изменение их содержимого на единицу. Прибавление единицы соответствует операции инкрементации, вычитание единицы – операции декрементации. Кроме того, счётчики могут выполнять дополнительные операции: сброс, установка, хранение, выдача слов и т.д.
Основными режимами работы счётчиков является регистрация поступивших входных сигналов и деление частоты. В первом режиме в счётчике фиксируется его содержимое (цифровой код), а во втором выходными сигналами являются импульсы переполнения счётчика.
Условное графическое изображение двоичного счётчика представлено на рисунке 3.2.
-
C – информационный вход для
импульсов;
R – сигнал с предыдущего триггера;
Qi – выходы счётчика.
Рисунок 3.2 – Условное обозначение двоичного счётчика
Каждый поступающий на вход C импульс перебрасывает первый триггер в противоположное состояние. Сигнал с инверсного выхода предыдущего триггера R является входным сигналом для последующего. Таким образом, комбинация Q0, Q1, ..., Qn-1 будет соответствовать числу поступивших на вход счётчика импульсов, представленному в двоичном коде.
По направлению счёта счётчики делятся на суммирующие (прямого счёта), вычитающие (обратного счёта) и реверсивные (с изменением направления счёта).
Счётчики строятся из разрядных схем, имеющих межразрядные связи. По способу организации этих связей различают:
1) счётчики с последовательным переносом – в них каждый триггер переключается выходным сигналом предыдущего;
2) счётчики с параллельным переносом – содержат разрядные триггеры с конъюкторами и при поступлении входного сигнала переключаются только те триггеры, для которых все предыдущие были в единичном состоянии (для сложения) или нулевом (для вычитания).
Схема работы счётчика (на примере суммирующего счётчика) представлена в таблице 3.1. После регистрации 16 импульсов (на выходах все единицы), следующий импульс вызовет переполнение счётчика.
Таблица 3.1 – Схема работы суммирующего счётчика
Вход |
Выходы |
Шаг |
|||
Q0 |
Q1 |
Q2 |
Q3 |
||
1 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
2 |
1 |
0 |
0 |
1 |
0 |
3 |
1 |
0 |
0 |
1 |
1 |
4 |
1 |
0 |
1 |
0 |
0 |
5 |
1 |
0 |
1 |
0 |
1 |
6 |
1 |
0 |
1 |
1 |
0 |
7 |
1 |
0 |
1 |
1 |
1 |
8 |
1 |
1 |
0 |
0 |
0 |
9 |
1 |
1 |
0 |
0 |
1 |
10 |
1 |
1 |
0 |
1 |
0 |
11 |
1 |
1 |
0 |
1 |
1 |
12 |
1 |
1 |
1 |
0 |
0 |
13 |
1 |
1 |
1 |
0 |
1 |
14 |
1 |
1 |
1 |
1 |
0 |
15 |
1 |
1 |
1 |
1 |
1 |
16 |
Более полные сведения о счётчике можно найти в учебном пособии /4/.