20.Принципы организации вычислительного процесса.

Работа микроЭВМ при выполнении очередной команды различается в следующем. Из памяти по адресу, находящемся в счетчике команд, извлекается код команды и записывается в регистр команд. Счетчик команд инкрементируется . если команда состоит из более, чем одного слова, то соответствующее число раз осуществляется обращение к памяти. Источник команд всегда показывает адрес следующей команды. Устройство управления, осуществляется дешифрацией команды формируется исполнение адреса, которое подается на шину адреса, если операнды находятся в памяти. Посылаются управляющие сигналы, обеспечивая подачу необходимых операндов (этот этап называется выборкой операндов). АЛУ выполняет операцию, и результат пересылается в аккумулятор или РОН, или по адресу приемника. Далее процесс повторяется.

21.Конвеерный принцип выполнения команд.

Конвейерный принцип выполнения команд. В современных МП широко используется конвеереный принцип выполнения команд с предварительной выборкой, для этих целей в составе МП имеется набор регистров в очереди команд. Устройство обработки команд извлекает из нее коды очередных команд по мере необходимости и отрабатывает их. Очередь команд организованна по принципу «первым пришел, первым обслужили». Она все время пополняется по мере использования в моменты времени, когда нет обращения к основной магистрали МП. Т.к. устройство выборки команд и устройство обработки работают параллельно, сокращается до минимума затраты времени МП на ожидание выборки команд из основной памяти. Выполнение команд происходит в логической последовательности предписанной программы, поскольку в очереди находятся те команды, которые хранились в ячейках памяти, непосредственно следующие за текущей программой. При передачи управления в другую ячейку памяти ход выполнения нарушается в этом случае устройство выборки очищает очередь команд. Выбирает команду из основной памяти по адресу перехода, передает ее устройству обработки и начинает новое заполнение регистров очереди команд. При выполнении циклов чтения или записи операндов из памяти или регистров ввода/вывода, выборка команд приостанавливается на время циклов обращения.

22.Назначение кэш-памяти. Принципы временной и пространственной локальности.

В ПК в качестве основной оперативной памяти используется динамическая память (больше. емкость, дешевле), время доступа 70-200 кс; тактовая частота ГГц. Для согласования быстродействия и памяти необходимо вводить дополнительные циклы ожидания, а это ведет к резкому снижению производительности системы. Реализация основной памяти на балле быстродействия схожими столбцами типа приведенных к существенной удорожанию системы, увеличению собранной размеров. Проблема может быть решена, если между медленной основной оперативной памяти и быстром процессором поставить буферную память относительно небольшой ёмкости, но с большим быстродействием. Такая память получает название КЭШ - память . Очевидно, что она реализована на ЗУ статического типа. Часто КЭШ исполняется для обмена между оперативной памятью и внешнем накопителем, в этом случае, в качестве КЭШ - памяти исполнение основной памяти.

Работа КЭШ - памяти прозрачна для программиста, т.е программно не доступна. Однако знание особенностей КЭШ позволяет сократить время выполнение программы. В основу работы КЭШ положен принцип локальности программ, который заключается в следствии с высокой степенью вероятности можно предположим, что программа в ближайшем бедующем обратиться к ранее считанными данными. Исходя из этих принципов в буфере целесообразно хранить в течение некоторого времени несколько соседних ячеек памяти, т.е блока из нескольких слов ( 4 слова). Блок храниться в строке буфера. Набор таких строк и составляет КЭШ - память. При обращении центрального процессора к операнду памяти контроллера КЭШа проверяет наличие запрашивая данных в буфере, и если их там нет, осуществляется загрузку информация блока из основной ОЗУ в КЭШ. Подавляющее большинство случаев процессор будет обращаться к КЭШу, а не к более медленной оперативной памяти, что существенно повысит производительность системы.

23.Интерфейс микропроцессора: шины адреса и данных, сигналы управления. В качестве простейших интерфейсных схем адреса и данных используются буферные регистры, которые выполняют основные функции усиления. Часто интерфейсные схемы называют портами. Как правило, шина данных работает через специальную буферную схему, в режиме двунаправленной передачи. При этом противоположное направление обмена данными между МП и основным ЗУ или регистрами периферийных устройств разделены в времени. Шина данных — это основная шина, ради которой и создается вся система. Количество ее разрядов (линий связи) определяет скорость и эффективность информационного обмена, а также максимально возможное количество команд. Шина данных всегда двунаправленная, так как предполагает передачу информации в обоих направлениях. Наиболее часто встречающийся тип выходного каскада для линий этой шины — выход с тремя состояниями. Обычно шина данных имеет 8, 16, 32 или 64 разряда. Понятно, что за один цикл обмена по 64-разрядной шине может передаваться 8 байт информации, а по 8-разрядной — только один байт. Разрядность шины данных определяет и разрядность всей магистрали. Например, когда говорят о 32-разрядной системной магистрали, подразумевается, что она имеет 32-разрядную шину данных.Шина адреса — вторая по важности шина, которая определяет максимально возможную сложность микропроцессорной системы, то есть допустимый объем памяти и, следовательно, максимально возможный размер программы и максимально возможный объем запоминаемых данных. Количество адресов, обеспечиваемых шиной адреса, определяется как 2^N, где N — количество разрядов. Например, 16-разрядная шина адреса обеспечивает 65 536 адресов. Разрядность шины адреса обычно кратна 4 и может достигать 32 и даже 64. Шина адреса может быть однонаправленной (когда магистралью всегда управляет только процессор) или двунаправленной (когда процессор может временно передавать управление магистралью другому устройству, например контроллеру ПДП). Наиболее часто используются типы выходных каскадов с тремя состояниями или обычные ТТЛ (с двумя состояниями).Как в шине данных, так и в шине адреса может использоваться положительная логика или отрицательная логика. При положительной логике высокий уровень напряжения соответствует логической единице на соответствующей линии связи, низкий — логическому нулю. При отрицательной логике — наоборот. В большинстве случаев уровни сигналов на шинах — ТТЛ. Для снижения общего количества линий связи магистрали часто применяется мультиплексирование   шин адреса и данных. То есть одни и те же линии связи используются в разные моменты времени для передачи как адреса, так и данных (в начале цикла — адрес, в конце цикла — данные). Для фиксации этих моментов (стробирования) служат специальные сигналы на шине управления. Понятно, что мультиплексированная шина адреса/данных обеспечивает меньшую скорость обмена, требует более длительного цикла обмена (рис.1). По типу шины адреса и шины данных все магистрали также делятся на мультиплексированные и немультиплексированные.

Рис. 1.  Мультиплексирование шин адреса и данных.

В некоторых мультиплексированных магистралях после одного кода адреса передается несколько кодов данных (массив данных). Это позволяет существенно повысить быстродействие магистрали. Иногда в магистралях применяется частичное мультиплексирование, то есть часть разрядов данных передается по немультиплексированным линиям, а другая часть — по мультиплексированным с адресом линиям. Шина управления — это вспомогательная шина, управляющие сигналы на которой определяют тип текущего цикла и фиксируют моменты времени, соответствующие разным частям или стадиям цикла. Кроме того, управляющие сигналы обеспечивают согласование работы процессора (или другого хозяина магистрали, задатчика, master) с работой памяти или устройства ввода/вывода (устройства-исполнителя, slave). Управляющие сигналы также обслуживают запрос и предоставление прерываний, запрос и предоставление прямого доступа. Сигналы шины управления могут передаваться как в положительной логике (реже), так и в отрицательной логике (чаще). Линии шины управления могут быть как однонаправленными, так и двунаправленными. Типы выходных каскадов могут быть самыми разными: с двумя состояниями (для однонаправленных линий), с тремя состояниями (для двунаправленных линий), с открытым коллектором (для двунаправленных и мультиплексированных линий).

24.Интерфейс микропроцессора: временные диаграммы циклов записи и чтения. Рассмотри временные диаграммы записи и чтения.

Ц икл записи

Для обеспечения возможности обмена для устройств имеющих разную скорость используется спец линия готовая подключиться ко входу МП. (READY). МП имеют вход или несколько входов для приёма сигналов запросов прерывание INT. В некоторых МП есть выход. Некоторые МП имеют вход запроса на прямо доступ памяти. HLD – запрос на прямой доступ. HOLD, HLDA. Очень часто МП многие выводы несут разные функции в зависимости от режима использования МП.