- •1. Основы логического проектирования.
- •Представление сигналов в цифровой технике и основные логические элементы.
- •1.1.3.Обозначение элементов, реализующих логические функции:
- •1.1.4. Основные параметры логических элементов.
- •Запрещённое значение сигналов:
- •1.2.Элементы логики.
- •1.2.1 Диодный элемент «или».
- •1.2.2 Диодный элемент «и».
- •1.2.3. Транзисторный элемент «не».
- •1.2.4. Логические элементы ттл – логики.
- •1.2.8. Логические элементы на моп – транзисторах.
- •1.2.6. Способы повышения быстродействия логических элементов.
- •1.2.9. Интегральные схемы инжекционной логики.
- •1.2.7. Сравнительная характеристика интегральных элементов
- •1.2.7. Эмиттерно-связанная логика.
- •2. Функциональные устройства цвм.
- •2.1. Шифраторы. Их синтез.
- •2.2. Дешифраторы.
- •2.3. Преобразователи кодов.
- •2.4. Мультиплексоры.
- •2.5. Демультиплексоры.
- •И демультиплексора
- •2.6. Цифровые компараторы.
- •2.7. Сумматоры одноразрядный двоичный сумматор.
- •Многоразрядные двоичные сумматоры.
- •Повышение быстродействия параллельных сумматоров.
- •Десятичные сумматоры.
- •3. Цифровые устройства.
- •3.1. Триггеры их назначение и типы.
- •Триггер выполнен на двух схемах или-не
- •2.3.2. Логическая структура rs – триггера
- •3.3. Двухступенчатый rs – триггер.
- •Синхронный rs – триггер.
- •3.5. Двухтактный rs – триггер.
- •3.7. Универсальный jk – триггер.
- •Условное обозначение d – триггера
- •3.9. Особенности интегральных триггеров.
- •3.10. Триггеры с динамическим управлением.
- •3.11. Асинхронный rs – триггер.
- •3.12. Одноступенчатый синхронный rs – триггер.
- •3.13. Триггер Шмитта.
- •4. Счётчики.
- •3.5.1.Счетчики основные понятия.
- •3.5.2 Счетчики с последовательным переносом.
- •4.3.Счетчики с параллельным переносом.
- •5. Делители частоты импульсной последовательности.
- •6. Запоминающие устройства.
- •6.1. Система памяти.
- •6.2. Основные параметры запоминающих устройств.
- •3.4. Запоминающее устройство с двух - координатной выборкой.
- •6.4. Обозначение сигналов выходов микросхем
- •6.5. Запоминающие элементы памяти.
- •6.6. Динамические элементы памяти.
- •6 .6.1. Постоянные запоминающие устройства.
- •6.6.2. Программируемые логические матрицы.
- •6.6.3. Схема микросхемы памяти с одно-координатной выборкой.
- •4. Цифро-аналоговые и аналого-цифровые преобразователи.
- •4.1.Аналого-цифровые преобразователи (ацп)
- •4.1.1. Ацп времяимпульсного типа.
- •7.3. Ацп последовательного счета.
- •7 .4. Кодоимпульсный ацп.
- •7.5. Цифро-аналоговые преобразователи (цап).
- •7.6. Цап с суммированием напряжения.
- •7.7. Схема преобразователя с суммированием напряжений на резисторной матрице.
- •7.8. Цифро-аналоговый преобразователь с суммированием тока.
- •8. Источники стабильного напряжения и стабильного тока.
- •8.1. Стабилизатор напряжения.
- •8.2. Стабилизатор тока.
- •9. Элементная база схемотехники.
- •9.1. Резисторы.
- •9.1.1. Классификация
- •9.1.2. Параметры резисторов.
- •Номинальное сопротивление по рядам
- •9.1.3. Полупроводниковые нелинейные резисторы.
- •9.2. Конденсаторы.
- •9.3. Система условных обозначений современных типов интегральных микросхем.
- •9.4. Система обозначения интегральных микросхем pro elektron.
- •Для одиночных микросхем:
- •Для семейств (серий) цифровых микросхем:
3.5. Двухтактный rs – триггер.
RSC – триггеры переключаются при наличии на входе С импульса или потенциала. Тактирование триггера фронтом импульса или перепадом потенциала можно обеспечить, выполняя его двухтактным.
Каждая ступень такого триггера (рис. 2) представляет собой синхронный RS-триггер. При наличии на линии С логической 1 триггер Т1 воспринимает информацию, поступившую по линиям S и R и определяющую его состояние. В это время на С-входе триггера Т2 логический 0 за счет инвертора, и информация с выходов Т1 не воздействует на Т2. В момент окончания действия логической 1 на линии С (С=0) на выходе инвертора появляется логическая 1, разрешающая перезапись в Т2 информации из Т1.
Таким образом, в первую ступень информация с линий S и R записывается с приходом тактового импульса, т. е. по его переднему фронту; состояние первой ступени передается второй с окончанием тактового импульса, т. е. по его срезу.
Условное изображение двухступенчатого RS-триггера с динамическим С-входом, когда переключение происходит перепадом входного сигнала из 1 в 0 (перепадом 1/0), приведено на рис. 3.
Подчеркнем разницу между одноступенчатым и двухступенчатым синхронными триггерами. Одноступенчатый триггер можно переключить, если при С=1 изменить комбинацию на установочных входах с прежней (например, S=1, R = 0) на новую (S=0, R=1) или наоборот. В двухступенчатом триггере при С= 1 вторая ступень отключена от первой, а при С=0 первая ступень не принимает информации с S- и R-входов. Только при изменении сигнала на тактовом входе информация из первой ступени перезаписывается во вторую, и состояния выходов Q и Q инверсное изменяются.
По существу, переключение происходит в два такта; его осуществляют две последовательности импульсов, смещенные во времени. Одна из них воздействует на тактовый вход первой ступени, другая получается в данном случае ее инвертированием и снимается с выхода инвертора. Поэтому двухступенчатый триггер рассмотренной структуры называют двухтактным.
Синхронный триггер обычно имеет дополнительные асинхронные входы, по которым он вне зависимости от сигнала на тактовом входе переключается в состояние 1 (вход S) или 0 (вход R). Такие входы называют нетактируемыми. В тексте их указывают после информационных. Так, .RS-триггер с асинхронными входами обозначается RSRS.
Т – триггер.
Триггер со счетным запуском (T-триггер).
Триггер со счетным запуском должен переключаться каждым импульсом на счетном входе Т (счетным импульсом).
Т-триггер можно выполнить на базе RSС - триггера, если перед приходом каждого тактового импульса иметь на информационных входах потенциалы, которые после переключения должны быть на выходах Q и не Q. Такими потенциалами до переключения обладают соответственно выходы не Q и Q, так как в результате переключения выходы любого триггера, по существу, обмениваются потенциалами. Поэтому переключение каждым счетным импульсом будет обеспечено, если выход б соединить с S- входом, а выход Q - с R-входом.
Однако такой T-триггер на основе одноступенчатого RSС - триггера не будет нормально функционировать: переключение триггера и вследствие этого смена потенциалов на S- и R-входах происходят за столь короткое время, за которое импульс на тактовом входе не успевает закончиться. В результате под действием одного счетного импульса триггер может переключиться несколько раз и его окончательное состояние непредсказуемо. Для устранения этого явления надо задержать изменение потенциалов на выходах Q и не Q до окончания импульса на С - входе.
Такую возможность дает двухступенчатый RSС -триггер (рис. Выше) С появлением тактового импульса триггер Т1 пер вой ступени переключается в состояние, противоположное состоянию триггера Т2. Но это не вызывает изменения потенциалов на выходах Q и не Q, так как на тактовом входе триггера Т2 за счет инвертора сейчас присутствует логический 0. Только после окончания импульса на входе Т1 переключится триггер Т2 и произойдет изменение потенциалов на выходах Q и не Q, а также на R- и S-входах первой ступени.
В T - триггере, так же как в двухступенчатом тактируемом RSС - триггере, первая ступень переключается по переднему фронту входного импульса, а вторая — по срезу.
Условное изображение двухступенчатого Т-триггера, переключающегося перепадом 1/0, приведено на рис. б.