1. Основные положения.

2. Логические элементы КМОП.

   1. Инвертор.

   2. Логический элемент И-НЕ.

   3. Логический элемент ИЛИ-НЕ.

3. Особенности КМОП ИС (материал для СРС)

4. Основные серии ИС КМОП-структур (материал для СРС) .

5. Основные положения, логический элемент ЭСЛ.

6. Особенности ЭСЛ ИС (материал для СРС).

В настоящее время большое распространение получили ИМС на основе полевых транзисторов, МОП-структуры (металл – оксид – полупроводник).

Существуют схемы, созданные по n-МОП (используют n-канальные транзисторы) и р-МОП (р-канальные) технологии. Однако в полной мере достоинства их раскрываются при совместном включении в структурах с каналами противоположных типов проводимости. Подобные структуры называются комплементарными (взаимодополняющими) и обозначаются КМОП. Первые КМОП ИС были разработаны фирмой RCA в 1968 г.

Логические схемы на комплементарных МОП-транзисторах основаны на использовании последовательно включенных и управляемых одним сигналом МОП-транзисторов разных типов проводимости. Когда один из последовательно включенных транзисторов открывается, другой – закрывается.

2. Логические элементы кмоп.

2.1. Инвертор.

К огда на входе инвертора действует сигнал низкого уровня, можно считать, что затвор VT2 (n - типа) соединен с истоком, канал отсутствует и транзистор заперт. В это время затвор транзистора VT1 (р - типа) имеет по отношению к своему истоку отрицательный потенциал, и транзистор открыт. На выходе существует напряжение высокого уровня (1). При высоком входном напряжении – наоборот.

2.2. Логический элемент и-не.

Для организации логических элементов И – НЕ (И) либо ИЛИ – НЕ (ИЛИ) транзисторы одного типа соединяются параллельно, а другого – последовательно. Особенность – наличие двух ярусов транзисторов относительно выходного вывода. Логическая функция, выполняемая всей схемой, определяется транзисторами нижнего яруса.

Выходное напряжение низкого уровня (0) обеспечивается сигналами высокого уровня (1) на обоих входах.

При этом оба n-канальных транзистора будут открыты, а р-канальные заперты. Если хотя бы на одном входе окажется 0, один из параллельно вклю­ченных р-канальных тран­зисторов откроется, а спаренный с ним n-канальный запрется и на выходе элемента образ.1.

2.3. Логический элемент или-не.

Когда на обоих входах присутствуют 0, оба р- канальных транзистора открыты. Если на один из входов поступает 1, соответствующий n-канальный транзистор откроется, парный с ним один из последовательно включенных р-канальных запрется и на выходе снова появится 0.

5. Основные положения, логический элемент эсл.

Цифровые микросхемы эмиттерно-связанной логики (ЭСЛ) имеют наибольшее быстродействие, достигшее в настоящее время субнаносекундного диапазона. Особенность ЭСЛ состоит в том, что схема логического элемента строится на основе, интегрального дифференциального усилителя (ДУ), транзисторы которого могут переключать ток и при этом никогда не попадают в режим насыщения. В результате повышается скорость их переключения из открытого состояния в закрытое, т.к. уменьшается степень накопления неосновных носителей заряда в базе VT.

В ЭСЛ-схемах транзистор не переходит в состояние насыщения за счет поддержания Iк в заданных пределах, что обеспечивается включением R в эмиттерную цепь транзистора.

VT₀, VT₁, VT₂, VT₃ - четыре эмиттерно-связанных каскада, работают в схеме переключателя тока;

VT₄, VT₅ – два выходных эмиттерных повторителя напряжения.

U_{ист.пит.} = Е_к = 5В;

U на базе VT₀: U = 0,5(U¹ + U⁰) = 3,9 В, где:

U¹ = 4,3 В - уровень логической 1;

U⁰ = 3,5 В - уровень логического 0.

U_БЭ = 0,7 В.

Пусть на Вх1 подается U¹ = 4,3 В.; эмиттерный ток транзистора VT₁ создает на R падение напряжения в точке а Uа = U¹ – U_БЭ = 4,3 – 0,7 = 3,6 В. Коллекторный ток создает на Rk₁, U_Rk1 = 0,8 В, следовательно напряжение на коллекторе в точке б U_б = Е_к – U_Rк1 = 5 – 0,8 = 4,2В и транзистор VT₁ открыт.

Напряжение U_БЭVT0 = U – U_a = 3,9 – 3,6 = 0,3B < U_БЭ=0,7В, следовательно этого напряжения недостаточно для открывания VT₀. Поэтому, открытое состояние любого из VT1, VT2, VT3 приводит к закрытому состоянию VT0. Ток через R_к2 очень мал (течет лишь базовый ток VT5) и напряжение на коллекторе VT0 U_В  Е_к = 5В.

Пусть на всех входах действует U⁰ = 3,5В. При этом открывается VT0. Теперь из всех транзисторов, эмиттеры которых объединены, (VT0-VT3) открывается тот, на базе которого более высокое напряжение.

U_a = U – U_БЭ = 3,9 – 0,7 = 3,2В;

U_{БЭVT1…VT3} = U⁰ – U_a = 3,5 – 3,2 = 0,3B < U_БЭ=0,7В и эти транзисторы закрыты;

U_б = 5В; U_в = 4,2В.

Напряжения от точек б и в переходят на выходы ЛЭ через эмиттерные повторители (VT4 и VT5). С эмиттера VT5 снимается относительно низкое напряжение, а с эмиттера VT4 – относительно высокое. При этом уровень напряжения снижается на U_БЭ = 0,7В; напряжения на выходах равны U¹ (4,3B) либо U⁰ (3,5B).

В точке в и на Вых.2 образуется U⁰ при открытом VT0, т.е. в случае, когда х₁ = 0, х₂ = 0, х₃ = 0. При любой другой комбинации значений входных переменных VT0 закрыт, и на Вых.2 образуется напряжение высокого уровня. Т.о. на Вых.2 формируется дизъюнкция переменных x1Vx2Vx3. На Вых.1 формируется функция ИЛИ-НЕ (x1Vx2Vx3) = x1x2x3.

Следовательно, ЛЭ выполняет операции ИЛИ-НЕ и ИЛИ

.